（2，1，4）卷积码的逻辑代数译码方法研究
| 中文摘要 | 第1-3页 |
| 英文摘要 | 第3-7页 |
| 1 绪论 | 第7-9页 |
| ·引言 | 第7页 |
| ·课题研究背景 | 第7-8页 |
| ·本文的主要工作及内容安排 | 第8-9页 |
| 2 信道编码基本概念 | 第9-21页 |
| ·数字通信系统基本概念 | 第9-13页 |
| ·数字通信系统的组成 | 第9-10页 |
| ·信道模型 | 第10-12页 |
| ·错误图样 | 第12-13页 |
| ·差错控制系统和纠错码分类 | 第13-15页 |
| ·差错控制系统分类 | 第13-14页 |
| ·纠错码的分类 | 第14-15页 |
| ·纠错码的基本概念 | 第15-17页 |
| ·最大似然译码 | 第17-19页 |
| ·信道编码定理 | 第19-21页 |
| 3 卷积码基础与传统译码方法 | 第21-47页 |
| ·卷积码的代数结构 | 第21-26页 |
| ·卷积码的构成 | 第21-22页 |
| ·卷积码编码器的冲击响应和生成矩阵 | 第22-25页 |
| ·卷积码编码器的多项式描述 | 第25-26页 |
| ·卷积码的图描述 | 第26-31页 |
| ·卷积码的树图描述 | 第26-28页 |
| ·卷积码的网格图描述 | 第28-30页 |
| ·卷积码的状态图描述 | 第30-31页 |
| ·卷积码的Viterbi译码算法 | 第31-43页 |
| ·分支度量、路径度量和最大似然译码 | 第31-35页 |
| ·Viterbi译码算法 | 第35-37页 |
| ·作为前向动态规划解的Viterbi算法 | 第37-39页 |
| ·实现Viterbi译码算法的一些具体考虑 | 第39-41页 |
| ·Viterbi译码器的实现 | 第41-43页 |
| ·序列译码 | 第43-44页 |
| ·门限译码 | 第44-47页 |
| 4 (2,1,4)卷积码的逻辑代数译码方法分析 | 第47-67页 |
| ·(2,1,4)卷积码编码器 | 第47页 |
| ·(2,1,4)卷积码的译码 | 第47-61页 |
| ·译码原理 | 第47-48页 |
| ·误码类型 | 第48-52页 |
| ·误码判定 | 第52页 |
| ·误码分析 | 第52-55页 |
| ·纠错过程 | 第55-61页 |
| ·(2,1,4)卷积码的译码规则 | 第61-65页 |
| ·译码思想 | 第61-62页 |
| ·译码规则 | 第62-65页 |
| ·误差传播问题 | 第65-67页 |
| 5 系统仿真与结果分析 | 第67-73页 |
| ·流程图 | 第67-68页 |
| ·系统仿真 | 第68-71页 |
| ·结果分析 | 第71-73页 |
| 6 卷积码逻辑代数译码方法的推广应用 | 第73-76页 |
| 结束语 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 作者在读期间科研成果简介 | 第80-82页 |
| 致谢 | 第82页 |
