数字视频传输信道编解码的算法研究与硬件实现

摘要	第1-5页
ABSTRACT	第5-10页
第一章 绪论	第10-16页
·课题背景	第10页
·差错控制技术	第10-12页
·信道编码理论及其发展	第11-12页
·交织技术的应用	第12页
·硬件平台以及设计流程	第12-15页
·FPGA/CPLD概述	第13页
·FPGA/CPLD设计流程	第13-15页
·设计目标及论文结构	第15-16页
第二章 系统设计与总体结构	第16-19页
·系统介绍及总体结构	第16-19页
·系统简介	第16-17页
·系统的硬件实现方案	第17-18页
·各模块实现功能简介	第18-19页
第三章 信道平台核心编解码器的设计与实现	第19-70页
·RS编解码算法与设计实现	第19-39页
·RS编码算法	第19页
·RS编码器设计实现	第19-21页
·RS解码算法	第21-30页
·伴随式的计算	第22-23页
·错误位置多项式的求解	第23-28页
·利用钱搜索的方法计算错误位置	第28页
·利用 Forney算法计算错误值	第28-30页
·RS解码器的设计实现	第30-39页
·电路的总体设计	第30-31页
·伴随式计算器的设计	第31-34页
·错误位置多项式和错误值多项式求解的电路设计	第34-35页
·错误位置计算器与错误值计算器的设计	第35-38页
·纠错电路的设计	第38-39页
·卷积交织原理与设计	第39-47页
·卷积交织的原理与设计方法	第39-44页
·交织的作用及原理	第39-41页
·DVB-T系统中的卷积交织	第41-42页
·卷积交织的实现方法	第42-44页
·交织解交织的硬件实现	第44-47页
·设计思想	第44页
·RAM地址分配	第44-45页
·读写地址生成	第45-46页
·仿真结果	第46-47页
·卷积编码与VITERBI译码	第47-63页
·卷积编码的原理	第47-50页
·卷积码编码器一般结构	第47-49页
·卷积码的状态图表示	第49页
3 3 1.3 卷积码的栅格图表示	第49-50页
·卷积编码的设计实现	第50-51页
·卷积编码设计框图	第50页
·程序设计思想	第50-51页
·仿真结果	第51页
·Viterbi译码算法	第51-55页
·VITERBI译码器设计与实现	第55-63页
·BMG分支度量模块	第56-57页
·ACS加比选模块	第57-60页
·SMU幸运路径管理单元模块	第60-61页
·Viterbi译码器的仿真验证	第61-63页
·细节模块的设计和实现	第63-70页
·速率控制模块	第63-66页
·需要速率控制的原因	第63-64页
·速率控制模块总体设计	第64页
·速率控制模块的具体问题	第64-66页
·包同步的捕获与跟踪	第66-70页
·包同步的捕获与跟踪的设计	第66-67页
·包同步的捕获与跟踪的实现	第67-70页
第四章 信道平台外围接口的设计与实现	第70-80页
·ASI和SPI双向转换模块	第70-74页
·接口转换背景	第70-72页
·ASI接口	第70页
·SPI接口	第70-72页
·SPI转ASI模块	第72页
·ASI转SPI模块	第72-74页
·NRZ码和 HDB3码双向转换模块	第74-80页
·G.703通信接口	第74页
·NRZ码和 HDB3码	第74-75页
·转换模块总体设计	第75-76页
·NRZ码转 HDB3码	第76-78页
·HDB3编码原理	第76-77页
·HDB3编码设计	第77页
·HDB3编码验证	第77-78页
·HDB3码转NRZ码	第78-79页
·HDB3解码原理	第78页
·HDB3解码设计	第78-79页
·HDB3解码仿真	第79页
·转换模块在系统中的仿真验证	第79-80页
第五章 总结与展望	第80-83页
参考文献	第83-85页
致谢	第85-86页
作者攻读学位期间发表的学位论文	第86页