| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第一章 绪论 | 第13-17页 |
| ·卫星导航定位系统的发展 | 第13-14页 |
| ·中频数字化概论 | 第14-15页 |
| ·“零中频”方案 | 第14-15页 |
| ·射频(RF)数字化方案 | 第15页 |
| ·中频(IF)数字化方案 | 第15页 |
| ·本文的主要工作及内容安排 | 第15-17页 |
| 第二章 扩频通信原理简介 | 第17-21页 |
| ·扩频通信理论基础 | 第17-18页 |
| ·直接序列扩频 | 第18-21页 |
| ·系统组成 | 第18-19页 |
| ·直扩系统的特点和用途 | 第19-21页 |
| 第三章 EDA技术及FPGA简介 | 第21-33页 |
| ·电子设计自动化EDA技术 | 第21-22页 |
| ·可编程逻辑器件 | 第22-25页 |
| ·可编程逻辑器件简介 | 第22-23页 |
| ·使用FPGA器件进行开发的优点 | 第23-24页 |
| ·FPGA设计的开发流程 | 第24-25页 |
| ·硬件描述语言VHDL及数字系统设计方法 | 第25-26页 |
| ·硬件描述语言VHDL简介 | 第25页 |
| ·利用硬件描述语言VHDL设计数字系统 | 第25-26页 |
| ·ALTERA的FPGA Stratix介绍 | 第26-33页 |
| ·器件概述 | 第26-27页 |
| ·平面布局和设计原则 | 第27-28页 |
| ·互连线资源、逻辑阵列块(LAB)、逻辑单元(LE) | 第28-30页 |
| ·内嵌RAM块 | 第30-31页 |
| ·时钟网络和锁相环(PLL) | 第31页 |
| ·DSP块 | 第31-33页 |
| 第四章 发送端原理结构 | 第33-35页 |
| ·基带成形滤波器 | 第33页 |
| ·基于CORDIC算法的NCO的原理结构 | 第33-35页 |
| 第五章 基于DMF的扩频码序列捕获 | 第35-55页 |
| ·接收端前端电路 | 第35-38页 |
| ·直接下变频的原理 | 第35-36页 |
| ·CIC抽取滤波 | 第36-38页 |
| ·量化阶数的取值 | 第38页 |
| ·数字匹配滤波器(DMF)的原理结构 | 第38-46页 |
| ·引言 | 第38-39页 |
| ·匹配滤波器法 | 第39-40页 |
| ·DMF的解扩原理 | 第40-41页 |
| ·匹配滤波器的电路结构 | 第41-46页 |
| ·采用传统FIR结构设计的DMF | 第41-42页 |
| ·对加法树实现逻辑复用的FIR结构 | 第42-43页 |
| ·经过改进的逻辑复用的FIR结构 | 第43-46页 |
| ·高动态扩频信号的捕获策略 | 第46-55页 |
| ·Doppler频移下的相关峰值恶化 | 第46-47页 |
| ·使用分段匹配的匹配滤波器 | 第47页 |
| ·关于判决门限 | 第47-49页 |
| ·检测概率的计算及相关峰值恶化对检测概率的影响 | 第49-53页 |
| ·使用多次最大值检测技术时检测概率的计算 | 第49-52页 |
| ·相关峰值恶化对检测概率的影响 | 第52-53页 |
| ·搜索策略 | 第53-55页 |
| 第六章 数字延迟锁定跟踪环及载波跟踪环 | 第55-64页 |
| ·全时间超前-滞后非相干码跟踪环回路结构 | 第55-56页 |
| ·数字非相干双ΔDLL跟踪算法及VLSI结构 | 第56-62页 |
| ·非相干双ΔDLL跟踪算法描述 | 第56-59页 |
| ·环路参数设计及部分单元的VLSI结构 | 第59-62页 |
| ·环路滤波器的设计 | 第59-60页 |
| ·码跟踪环路的NCO的设计 | 第60页 |
| ·积分清零器(相关器)的VLSI结构 | 第60-62页 |
| ·载波同步Costas环的设计 | 第62-63页 |
| ·多普勒频移的校正 | 第63-64页 |
| 第七章 系统主要功能模块的FPGA实现 | 第64-72页 |
| ·系统的总体框图 | 第64-65页 |
| ·发送端的设计 | 第65-66页 |
| ·匹配滤波器的设计 | 第66-69页 |
| ·跟踪环路的设计 | 第69-70页 |
| ·Costas环的设计 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 攻读硕士学位期间发表的论文 | 第74页 |