MVB1类设备控制器的FPGA设计
| 独创性说明 | 第1-3页 |
| 摘要 | 第3-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-10页 |
| ·问题的提出 | 第7页 |
| ·列车控制网络及 MVB控制器在国外的应用现状 | 第7-8页 |
| ·列车控制网络及 MVB控制器在国内的应用现状 | 第8-9页 |
| ·论文的内容和结构安排 | 第9-10页 |
| 2 MVB的实时协议 | 第10-18页 |
| ·TCN概述 | 第10-11页 |
| ·物理层 | 第11-13页 |
| ·链路层 | 第13-18页 |
| ·主帧和从帧的内容 | 第13-15页 |
| ·MVB的介质访问方式 | 第15-16页 |
| ·报文类型 | 第16-18页 |
| 3 数字系统设计流程 | 第18-23页 |
| ·硬件描述语言 | 第18页 |
| ·ASIC设计流程 | 第18-19页 |
| ·FPGA在 ASIC设计中的应用 | 第19-22页 |
| ·FPGA的结构 | 第19-20页 |
| ·FPGA原型设计 | 第20页 |
| ·FPGA的设计流程 | 第20-22页 |
| ·系统开发环境介绍 | 第22-23页 |
| 4 MVBI类设备控制器设计 | 第23-54页 |
| ·总体结构 | 第23-24页 |
| ·发送模块 | 第24-32页 |
| ·内部结构 | 第24-26页 |
| ·时钟生成单元 | 第26页 |
| ·FIFO单元 | 第26-27页 |
| ·数据并串转换单元 | 第27-28页 |
| ·CRC生成单元 | 第28-29页 |
| ·帧分界符单元 | 第29页 |
| ·曼彻斯特编码单元 | 第29-30页 |
| ·位控制单元 | 第30-32页 |
| ·接收模块 | 第32-41页 |
| ·内部结构 | 第33页 |
| ·起始位检测单元 | 第33页 |
| ·时钟恢复单元 | 第33-34页 |
| ·帧分界符检测单元 | 第34-35页 |
| ·数据译码单元 | 第35页 |
| ·译码控制单元 | 第35-37页 |
| ·串并转换单元 | 第37-38页 |
| ·FIFO单元 | 第38页 |
| ·CRC检测单元 | 第38-39页 |
| ·长度错误检测单元 | 第39-40页 |
| ·错误检测单元 | 第40-41页 |
| ·MVBI类模式控制器模块 | 第41-51页 |
| ·内部结构 | 第41-43页 |
| ·报文超时单元 | 第43-44页 |
| ·报文错误处理单元 | 第44-46页 |
| ·主帧寄存器单元 | 第46-47页 |
| ·TM控制单元 | 第47-51页 |
| ·主控单元 | 第51页 |
| ·总线复用器 | 第51-54页 |
| 5 MVBI类设备控制器的验证 | 第54-60页 |
| ·测试方法 | 第54-55页 |
| ·测试输入 | 第55-58页 |
| ·测试输出 | 第58-60页 |
| 总结与展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 附录 MVBI类设备控制器综合结果图 | 第63-64页 |
| 攻读硕士学位期间发表学术论文情况 | 第64-65页 |
| 致谢 | 第65-66页 |
| 大连理工大学学位论文版权使用授权书 | 第66页 |
