| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第1章 引言 | 第7-9页 |
| 1．1 市场分析 | 第7页 |
| 1．2 优化设计的主要内容 | 第7-8页 |
| 1．3 小结 | 第8-9页 |
| 第2章 实验项目设计 | 第9-12页 |
| 2．1 实验项目 | 第9-10页 |
| 2．2 硬件设计指标 | 第10-11页 |
| 2．3 小结 | 第11-12页 |
| 第3章 基于FPGA的硬件设计 | 第12-40页 |
| 3．1 引言 | 第12-13页 |
| 3．2 CPLD/FPGA结构与原理 | 第13-22页 |
| 3．2．1 可编程逻辑器件的历史 | 第13-14页 |
| 3．2．2 基于乘积项(Product-Term)的CPLD | 第14-17页 |
| 3．2．3 基于查找表结构(LUT)的FPGA | 第17-21页 |
| 3．2．4 CPLD/FPGA与微处理器、DSP的比较 | 第21-22页 |
| 3．2．5 小结 | 第22页 |
| 3．3 开发工具介绍 | 第22-24页 |
| 3．3．1 QuartusII | 第23页 |
| 3．3．2 Active_HDL | 第23-24页 |
| 3．4 信号源的FPGA实现 | 第24-35页 |
| 3．4．1 DDS原理 | 第24-25页 |
| 3．4．2 函数信号发生器系统原理框图 | 第25-26页 |
| 3．4．3 接口设计 | 第26-29页 |
| 3．4．4 扫频信号源的FPGA实现 | 第29-32页 |
| 3．4．5 D/A转换电路 | 第32-34页 |
| 3．4．6 小结 | 第34-35页 |
| 3．5 频率计的FPGA设计和实现 | 第35-37页 |
| 3．6 FPGA芯片选型与配置 | 第37-39页 |
| 3．7 小结 | 第39-40页 |
| 第4章 交流毫伏表 | 第40-44页 |
| 4．1 引言 | 第40页 |
| 4．2 系统原理 | 第40-41页 |
| 4．3 优化设计 | 第41-43页 |
| 4．4 小结 | 第43-44页 |
| 第5章 滤波器的优化 | 第44-53页 |
| 5．1 引言 | 第44页 |
| 5．2 滤波电路优化 | 第44-52页 |
| 5．3 小结 | 第52-53页 |
| 第6章 新增实验 | 第53-56页 |
| 6．1 引言 | 第53页 |
| 6．2 基本运算 | 第53页 |
| 6．3 一阶电路 | 第53-54页 |
| 6．4 巴特沃思、切比雪夫滤波器 | 第54-55页 |
| 6．5 二阶电路的瞬态响应 | 第55页 |
| 6．6 小结 | 第55-56页 |
| 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 附录1: 攻读硕士学位期间发表的论文和研究项目 | 第61-62页 |
| 附录2: 频率计VHDL源代码 | 第62-65页 |
| 附录3: FPGA芯片管脚配置 | 第65-66页 |
| 附录4: 实验装置电路板 | 第66-67页 |
| 附录5: FPGA部分电路图 | 第67页 |