用于电力装置的多CPU硬件系统设计
| 第一章 绪 论 | 第1-11页 |
| ·可靠性 | 第8页 |
| ·充裕的CPU资源 | 第8页 |
| ·高分辨率、高采样速率的模数转换系统 | 第8-9页 |
| ·高速、可靠、灵活的通信接口 | 第9页 |
| ·大屏幕液晶显示和方便的输入设备 | 第9页 |
| ·硬件模块化设计 | 第9-10页 |
| ·优良的电磁兼容性能 | 第10页 |
| ·硬件资源的合理性 | 第10页 |
| ·完善的辅助开发工具 | 第10-11页 |
| 第二章 多CPU硬件系统架构 | 第11-14页 |
| ·系统功能划分 | 第11-12页 |
| ·结构设计 | 第12-14页 |
| 第三章 系统各模块设计 | 第14-28页 |
| ·核心测量模块 | 第14-23页 |
| ·模拟量转换 | 第14-15页 |
| ·频率测量 | 第15-19页 |
| ·测量模块结构 | 第19-22页 |
| ·中断向量 | 第22-23页 |
| ·动作逻辑模块 | 第23-26页 |
| ·动作逻辑模块结构 | 第23-25页 |
| ·中断向量 | 第25-26页 |
| ·辅助功能模块设计 | 第26-28页 |
| ·总体结构 | 第26页 |
| ·中断向量 | 第26-28页 |
| 第四章 软硬件抗干扰 | 第28-33页 |
| ·装置硬件电磁兼容设计 | 第28-30页 |
| ·干扰的分类 | 第28页 |
| ·干扰的耦合方式 | 第28-29页 |
| ·系统的硬件抗干扰方法 | 第29-30页 |
| ·软件抗干扰设计 | 第30-33页 |
| ·采样数据的干扰辨识 | 第30-31页 |
| ·处理过程校核 | 第31-32页 |
| ·程序出轨的自恢复 | 第32-33页 |
| 第五章 系统的数据交换及接口 | 第33-46页 |
| ·核心测量模块和动作逻辑模块间的数据交换 | 第33-38页 |
| ·交换的数据内容 | 第34页 |
| ·DSP数据如何写入双口RAM | 第34-36页 |
| ·MC68332如何读取双口RAM数据 | 第36-38页 |
| ·动作逻辑模块和辅助功能模块间的数据交换 | 第38-43页 |
| ·MC68332单片机的QSPI功能介绍 | 第38-39页 |
| ·QSPI主从通信方式实现 | 第39-43页 |
| ·装置对外的通信 | 第43-46页 |
| ·SCI接口 | 第43页 |
| ·打印接口 | 第43页 |
| ·RS-485通信 | 第43-46页 |
| 第六章 结 论 | 第46-47页 |
| ·总结 | 第46页 |
| ·进一步的工作 | 第46-47页 |
| 参 考 文 献 | 第47-48页 |
| 附 录 | 第48-54页 |
| 致 谢 | 第54-55页 |
| 作者在攻读硕士学位期间发表的学术论文 | 第55页 |
