| 中文摘要 | 第1-7页 |
| 概 述 | 第7-8页 |
| 第一章 系统总体框架 | 第8-12页 |
| 1 系统的功能 | 第8页 |
| 2 外部接口 | 第8-10页 |
| 2．a 与模拟信号板的接口 | 第8-9页 |
| 2．b 与计算机的接口 | 第9-10页 |
| 3 系统设计 | 第10-11页 |
| 4 难点 | 第11-12页 |
| 第二章 模块的功能具体说明 | 第12-18页 |
| 1 接收模块 | 第12-13页 |
| 2 解码模块 | 第13页 |
| 3 发射模块 | 第13-14页 |
| 4 信令模块 | 第14-15页 |
| 5 SPEECH模块 | 第15页 |
| 6 其他模块 | 第15-16页 |
| 7 总结 | 第16-18页 |
| 第三章 使用的设计工具介绍 | 第18-28页 |
| 1 DSP介绍 | 第18-24页 |
| 1．a．Ⅰ TMS320VC54X结构及其寻址方式简介 | 第18-20页 |
| 1．a．Ⅱ McBSP口的介绍 | 第20-23页 |
| 1．a．Ⅲ HPI口的介绍 | 第23-24页 |
| 2 CPLD和FPGA的开发工具 | 第24-28页 |
| 第四章 模块的具体设计 | 第28-58页 |
| 1 接收模块 | 第28-45页 |
| 1．a 功能实现 | 第28页 |
| 1．b 所采用的器件的说明： | 第28-36页 |
| 1．b．Ⅰ AD7821 | 第29-31页 |
| 1．b．Ⅱ CY7C1020 | 第31-33页 |
| 1．b．Ⅲ CY7C027V-15 | 第33-36页 |
| 1．c FPGA功能说明 | 第36-39页 |
| 1．d 接收DSP的逻辑配置： | 第39-41页 |
| 1．e 接收DSP和ISA的接口控制 | 第41-44页 |
| 1．f AD采样说明 | 第44页 |
| 1．g 概括 | 第44-45页 |
| 2 解码模块 | 第45-48页 |
| 2．a 功能实现 | 第45-46页 |
| 2．b 器件介绍 | 第46-47页 |
| 2．c 控制逻辑 | 第47-48页 |
| 2．d 概括 | 第48页 |
| 3 发射模块 | 第48-55页 |
| 3．a 功能实现 | 第48-49页 |
| 3．b 器件说明 | 第49-53页 |
| 3．c 控制逻辑 | 第53-54页 |
| 3．d 概括 | 第54-55页 |
| 4 信令模块 | 第55-57页 |
| 4．a 功能实现 | 第55-56页 |
| 4．b 控制逻辑 | 第56-57页 |
| 4．c 概括 | 第57页 |
| 5 其他模块 | 第57-58页 |
| 第五章 调试 | 第58-64页 |
| 1 原理图的绘制 | 第58页 |
| 2 系统调试与分析 | 第58-64页 |
| 2．a DSP的调试 | 第58-59页 |
| 2．b FPGA，CPLD的调试 | 第59-60页 |
| 2．c 系统软件的开发与调试 | 第60-62页 |
| 2．d 工作总结 | 第62-63页 |
| 2．e 以后的工作 | 第63-64页 |
| 附录（1） | 第64-70页 |
| 附录（2） | 第70-71页 |
| 附录（3） | 第71-76页 |
| 致 谢 | 第76-77页 |
| 参考文献 | 第77页 |