| 摘要 | 第1-4页 |
| ABSTRACT | 第4-11页 |
| 第1章 引言 | 第11-26页 |
| ·遗传算法发展历史概述 | 第11-12页 |
| ·并行化遗传算法的发展现状 | 第12-15页 |
| ·遗传算法的原理及实现技术 | 第15-23页 |
| ·遗传算法的基本原理 | 第15-17页 |
| ·简单遗传算法的原理 | 第15页 |
| ·并行遗传算法的原理 | 第15-16页 |
| ·遗传算法的基本用语 | 第16-17页 |
| ·遗传算法的实现技术 | 第17-23页 |
| ·编码 | 第17-18页 |
| ·遗传算法的三个基本遗传算子 | 第18-21页 |
| ·粗粒度并行遗传算法控制参数的讨论 | 第21-22页 |
| ·粗粒度并行遗传算法的流程 | 第22-23页 |
| ·课题的研究背景及意义 | 第23-24页 |
| ·本课题的主要研究内容和预期效果 | 第24-25页 |
| ·本课题使用的主要技术和方法 | 第25-26页 |
| 第2章 FPGA设计系统及HDL概述 | 第26-34页 |
| ·FPGA设计系统概述 | 第26-28页 |
| ·FPGA的结构特点 | 第26-27页 |
| ·FPGA设计特征 | 第27页 |
| ·FPGA的EDA开发流程 | 第27-28页 |
| ·HDL语言 | 第28-32页 |
| ·HDL语言概述 | 第28-29页 |
| ·VHDL语言 | 第29-32页 |
| ·VHDL语言的特点 | 第29-30页 |
| ·VHDL语言的设计流程 | 第30-32页 |
| ·本课题使用的硬件开发环境简介 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第3章 硬件电路系统的模块划分与参数选择 | 第34-41页 |
| ·并行遗传算法硬件系统的模块划分与结构设计 | 第34-38页 |
| ·并行遗传操作及其控制参数的选择 | 第38-40页 |
| ·粗粒度并行遗传算法模型及遗传算子方式的选择 | 第39页 |
| ·并行遗传算法控制参数的选择 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 硬件电路系统的模块具体设计与实现 | 第41-73页 |
| ·RTL级设计的一般性指导原则 | 第41页 |
| ·系统设计中采用的技巧 | 第41-42页 |
| ·系统各模块的具体设计 | 第42-71页 |
| ·CP控制模块的设计 | 第42-46页 |
| ·CP存储器模块的设计 | 第46-50页 |
| ·CP选择模块的设计 | 第50-52页 |
| ·CP交叉变异模块的设计 | 第52-53页 |
| ·CP随机数模块的设计 | 第53-56页 |
| ·伪随机数产生的基本原理 | 第53-56页 |
| ·随机数模块的设计 | 第56页 |
| ·初始化生成种群模块的设计 | 第56-57页 |
| ·CP多功能多路分配器模块的设计 | 第57-60页 |
| ·常规多路分配器模块的设计 | 第58-59页 |
| ·适应度计算模块的设计 | 第59-60页 |
| ·次选择模块的设计 | 第60页 |
| ·CP的最优和最差个体地址产生模块的设计 | 第60-63页 |
| ·模块generateFlag_bestWorst的设计 | 第61-62页 |
| ·模块choose_address的设计 | 第62-63页 |
| ·CP的其它多路分配器模块的设计 | 第63-66页 |
| ·模块ram1_wr_en的设计 | 第63-64页 |
| ·模块mux_ram1_RdAddrA的设计 | 第64页 |
| ·模块mux_ram1_WrAddr的设计 | 第64-65页 |
| ·模块mux_Ina1Fita1的设计 | 第65-66页 |
| ·模块mux_ram1_DininDinfit的设计 | 第66页 |
| ·迁移控制模块的设计 | 第66-69页 |
| ·迁移系统的多路分配器模块的设计 | 第69-71页 |
| ·模块mux_FitbestInbest的设计 | 第69-70页 |
| ·模块mux_address_for_trans的设计 | 第70-71页 |
| ·整个PGAs硬件系统的最顶层模块的设计 | 第71页 |
| ·本章小结 | 第71-73页 |
| 第5章 并行遗传算法硬件电路系统的仿真与实现 | 第73-99页 |
| ·硬件系统各功能模块的仿真分析 | 第73-88页 |
| ·随机数产生模块的仿真分析 | 第74-75页 |
| ·初始化生成种群模块的仿真分析 | 第75-76页 |
| ·CP的多功能多路分配器模块的仿真分析 | 第76-78页 |
| ·适应度计算模块的仿真分析 | 第77页 |
| ·CP多功能多路分配器模块的仿真分析 | 第77-78页 |
| ·CP的选择模块的仿真分析 | 第78-80页 |
| ·CP交叉变异模块的仿真分析 | 第80-81页 |
| ·CP控制模块的仿真分析 | 第81-83页 |
| ·CP存储器模块的仿真分析 | 第83-84页 |
| ·迁移控制模块的仿真分析 | 第84-86页 |
| ·硬件系统的整体仿真分析 | 第86-88页 |
| ·硬件设计系统的编译 | 第88-96页 |
| ·系统的综合 | 第89-93页 |
| ·系统的布局布线 | 第93-96页 |
| ·硬件设计系统的下载配置与实现 | 第96-98页 |
| ·本章小结 | 第98-99页 |
| 第6章 课题总结与工作展望 | 第99-101页 |
| ·课题总结 | 第99页 |
| ·工作展望 | 第99-101页 |
| 致谢 | 第101-102页 |
| 参考文献 | 第102-105页 |
| 附录1 模块choose_address | 第105-106页 |
| 附录2 模块degree_of_adaptability | 第106-107页 |
| 附录3 模块initial | 第107-109页 |
| 附录4 模块mux_4_2 | 第109-110页 |
| 附录5 模块mux_address_for_trans | 第110-111页 |
| 附录6 模块mux_FitbestInbest | 第111-112页 |
| 附录7 模块choice_max | 第112-113页 |
| 附录8 模块cross_variation | 第113-115页 |
| 附录9 模块generateFlag_bestWorst | 第115-117页 |
| 附录10 模块mux_Ina1Fita1 | 第117-118页 |
| 附录11 模块mux_ram1_DininDinfit | 第118-119页 |
| 附录12 模块mux_ram1_QafitQain | 第119-120页 |
| 附录13 模块mux_ram1_RdAddrA | 第120-121页 |
| 附录14 模块mux_ram1_WrAddr | 第121-122页 |
| 附录15 模块mux_ram1_wren | 第122-123页 |
| 附录16 模块random1 | 第123-124页 |
| 附录17 模块transfer | 第124-128页 |
| 附录18 模块xuanze | 第128-131页 |
| 附录19 模块control | 第131-136页 |
| 攻读学位期间的研究成果 | 第136页 |
