定点运算部件的算法结构研究与优化设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究的意义和目的 | 第7-8页 |
| ·国内外发展动态 | 第8-10页 |
| ·本文的主要工作和内容 | 第10-11页 |
| 第二章 运算部件的实现方法 | 第11-25页 |
| ·数据通路 | 第11-12页 |
| ·加法器的实现方法 | 第12-15页 |
| ·乘法器的实现方法 | 第15-19页 |
| ·其它运算部件的设计方法 | 第19-22页 |
| ·设计方法与设计环境 | 第22-23页 |
| ·小结 | 第23-25页 |
| 第三章 一种新型加法器的设计 | 第25-37页 |
| ·并行前缀加法器算法与实现结构 | 第25-28页 |
| ·并行前缀算法分析 | 第25-26页 |
| ·前缀加法器的实现结构 | 第26-28页 |
| ·优化的并行前缀结构 | 第28-30页 |
| ·新型的前缀Ling选择进位加法器的设计 | 第30-36页 |
| ·Ling进位 | 第30-31页 |
| ·优化的前缀Ling加法器的设计 | 第31-35页 |
| ·综合结果与性能分析 | 第35-36页 |
| ·小结 | 第36-37页 |
| 第四章 并行乘法器的子模块设计 | 第37-55页 |
| ·部分积生成单元的设计 | 第37-44页 |
| ·Booth编码算法 | 第38-39页 |
| ·任意k阶Booth编码算法 | 第39-41页 |
| ·部分积产生单元的电路设计 | 第41-42页 |
| ·综合结果与性能分析 | 第42-44页 |
| ·部分积的优化技术 | 第44-47页 |
| ·有符号数和无符号数的统一 | 第44-45页 |
| ·部分积符号位的优化方法 | 第45-47页 |
| ·部分积压缩单元的设计 | 第47-52页 |
| ·4:2压缩器的设计 | 第47-49页 |
| ·几种4:2压缩器的性能分析与比较 | 第49-50页 |
| ·6:2压缩器与9:2压缩器设计 | 第50-52页 |
| ·64位快速进位传递加法器的实现 | 第52-54页 |
| ·小结 | 第54-55页 |
| 第五章 32位乘法器的设计实现 | 第55-67页 |
| ·传统的4:2压缩器实现 | 第56页 |
| ·改进的并行乘法器 | 第56-59页 |
| ·改进方案一 | 第56-57页 |
| ·改进方案二 | 第57-58页 |
| ·改进方案三 | 第58-59页 |
| ·串并结合的实现方式 | 第59-61页 |
| ·综合结果与性能分析 | 第61-63页 |
| ·仿真测试 | 第63-66页 |
| ·测试策略 | 第63页 |
| ·部分积产生模块测试结果 | 第63-64页 |
| ·压缩器单元测试结果 | 第64页 |
| ·进位传递加法器测试结果 | 第64-65页 |
| ·32 位乘法器整体测试结果 | 第65-66页 |
| ·小结 | 第66-67页 |
| 第六章 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 研究成果 | 第75页 |
