面向MPSoC的H.264并行编码的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 引言 | 第8-15页 |
| 第一节 研究背景 | 第8页 |
| 第二节 视频编码标准以及发展历程 | 第8-11页 |
| ·H.26x标准 | 第9-10页 |
| ·MPEG标准 | 第10页 |
| ·H.264/AVC | 第10-11页 |
| 第三节 MPSoC为代表的多核技术 | 第11-13页 |
| ·半导体技术的发展 | 第11-12页 |
| ·以MPSoC为代表的下一代集成电路的设计趋势 | 第12-13页 |
| 第四节 国内外研究的现状 | 第13-14页 |
| 第五节 本文内容结构 | 第14-15页 |
| 第二章 H.264视频编码标准 | 第15-24页 |
| 第一节 H.264的档次 | 第15-16页 |
| 第二节 H.264的分层结构 | 第16-18页 |
| 第三节 H.264的编码器 | 第18-19页 |
| 第四节 H.264编码器核心技术 | 第19-23页 |
| ·帧内预测 | 第19-20页 |
| ·帧间预测 | 第20-21页 |
| ·变换,量化与熵编码 | 第21-22页 |
| ·去块效应滤波器 | 第22-23页 |
| 第五节 本章小结 | 第23-24页 |
| 第三章 H.264编码算法可并行化分析 | 第24-36页 |
| 第一节 并行计算理论 | 第24-26页 |
| ·并行计算 | 第24-25页 |
| ·并行化效果的技术指标 | 第25-26页 |
| 第二节 H.264并行化分析 | 第26-32页 |
| ·H.264并行化分析 | 第26-27页 |
| ·H.264数据并行的分析 | 第27-32页 |
| 第三节 基于片组的H.264并行化 | 第32-35页 |
| ·基于片组的数据并行 | 第32-33页 |
| ·片组并行编码的理论证明 | 第33-35页 |
| 第四节 本章小结 | 第35-36页 |
| 第四章 H.264编码的并行化实现 | 第36-50页 |
| 第一节 基础代码体系的选择 | 第36-38页 |
| 第二节 采用的并行模型以及编程模型 | 第38-39页 |
| 第三节 编码器实现与优化 | 第39-43页 |
| ·基本档次编码器的实现 | 第39-41页 |
| ·并行编码器的设计与实现 | 第41-43页 |
| 第四节 并行效率分析与评价 | 第43-48页 |
| ·并行编码实验环境 | 第43-44页 |
| ·并行编码性能评价 | 第44-48页 |
| 第五节 本章小结 | 第48-50页 |
| 第五章 基于Stratix Ⅱ的MPSoC实现 | 第50-65页 |
| 第一节 相关介绍 | 第50-54页 |
| ·Nios Ⅱ嵌入式处理器 | 第50-51页 |
| ·Avalon总线 | 第51-52页 |
| ·开发环境介绍 | 第52-53页 |
| ·基于NIOS Ⅱ的嵌入式开发流程 | 第53-54页 |
| 第二节 MPSoC的硬件设计 | 第54-62页 |
| ·系统整体设计 | 第55-57页 |
| ·多核间通信模块 | 第57-59页 |
| ·存储器模块 | 第59页 |
| ·输入输出模块 | 第59-60页 |
| ·原型系统生成 | 第60-62页 |
| 第三节 软件移植与评价 | 第62-64页 |
| 第四节 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-70页 |
| 个人简介、学术论文与研究成果 | 第70页 |
