基于SOPC的多通道脉冲计数器的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-16页 |
| ·多通道脉冲计数器的研究现状 | 第13-14页 |
| ·多通道脉冲计数器的主要设计指标 | 第14页 |
| ·论文的主要内容和结构安排 | 第14-16页 |
| 第二章 系统硬件结构设计 | 第16-28页 |
| ·几种常用多通道脉冲计数器的结构 | 第16-18页 |
| ·控制模块 | 第16-17页 |
| ·通信总线 | 第17页 |
| ·项目特点及结构定型依据 | 第17-18页 |
| ·系统总体结构 | 第18-26页 |
| ·总线电平转换芯片SN74LVC4245A | 第19页 |
| ·MPXY8020A 传感器 | 第19-22页 |
| ·串口电路 | 第22-23页 |
| ·FPGA 控制器 | 第23-26页 |
| ·系统电源电路 | 第26页 |
| ·本章小结 | 第26-28页 |
| 第三章 FPGA 设计 | 第28-43页 |
| ·FPGA 的基本结构 | 第28-29页 |
| ·FPGA 开发流程 | 第29-31页 |
| ·FPGA 内部模块 | 第31-42页 |
| ·脉冲计数模块 | 第32-35页 |
| ·采样模块 | 第35-39页 |
| ·多路选择器 | 第39-40页 |
| ·定时模块 | 第40-41页 |
| ·Nios II 处理器，锁相环和总线复用器 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 SOPC 硬件系统设计 | 第43-56页 |
| ·SOPC 技术及NiosII 软核介绍 | 第43-44页 |
| ·SOPC 的特点 | 第43页 |
| ·IP 核概念介绍 | 第43-44页 |
| ·Nios II 软核处理器介绍 | 第44页 |
| ·SOPC 与传统嵌入式系统的比较 | 第44-46页 |
| ·SOPC 硬件平台的配置 | 第46-55页 |
| ·加入Nios II CPU | 第46-47页 |
| ·加入JTAG UART | 第47页 |
| ·加入外部存储器总线——Avalon 三态总线桥 | 第47页 |
| ·加入定时器 | 第47-48页 |
| ·加入UART 通信接口 | 第48-50页 |
| ·加入SPI 接口 | 第50-51页 |
| ·加入CFI 控制器 | 第51-52页 |
| ·加入SDRAM 控制器 | 第52-53页 |
| ·加入PIO（并行输入输出） | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 系统软件设计 | 第56-64页 |
| ·NiosII 软件设计特性 | 第56-58页 |
| ·任务软件应用程序设计 | 第58-63页 |
| ·通信协议和控制方式 | 第58-59页 |
| ·Nios II 软件设计 | 第59-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 系统仿真以及性能测试 | 第64-72页 |
| ·仿真测试方案及流程 | 第64页 |
| ·FPGA 内部模块仿真 | 第64-66页 |
| ·格雷码计数器模块仿真 | 第64-65页 |
| ·定时模块仿真 | 第65页 |
| ·FPGA 内部模块联合仿真 | 第65-66页 |
| ·串口通信测试 | 第66-67页 |
| ·计数精度测试 | 第67-68页 |
| ·定时精度测试 | 第68-70页 |
| ·软件功能测试 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第七章 结论与展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得的研究成果 | 第76-77页 |
