TD-LTE终端综合测试仪基带处理板的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·课题来源及研究意义 | 第8-9页 |
| ·本文的主要工作 | 第9-10页 |
| ·本文结构安排 | 第10-11页 |
| 第二章 TD-LTE综测仪基带处理需求分析 | 第11-20页 |
| ·TD-LTE概述 | 第11-15页 |
| ·主要性能目标 | 第11-12页 |
| ·物理层协议 | 第12-15页 |
| ·TD-LTE综测仪概述 | 第15-17页 |
| ·系统功能 | 第15-16页 |
| ·系统组成 | 第16-17页 |
| ·基带处理需求分析 | 第17-18页 |
| ·本章小结 | 第18-20页 |
| 第三章 基带板硬件电路总体设计 | 第20-25页 |
| ·芯片选型概述 | 第20-23页 |
| ·DSP芯片 | 第20-22页 |
| ·FPGA芯片 | 第22-23页 |
| ·基本结构和功能 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第四章 基带板硬件电路设计 | 第25-47页 |
| ·DSP相关电路设计 | 第25-33页 |
| ·DSP供电设计 | 第25-27页 |
| ·DSP时钟设计 | 第27-28页 |
| ·AIF/OBSAI接口设计 | 第28-30页 |
| ·EMAC接口设计 | 第30-31页 |
| ·SRIO接口设计 | 第31页 |
| ·DDR2电路设计 | 第31-33页 |
| ·FPGA相关电路设计 | 第33-36页 |
| ·RocketIO GTP电路设计 | 第33-34页 |
| ·DDR2电路设计 | 第34-35页 |
| ·CPCI电路设计 | 第35-36页 |
| ·电源电路设计 | 第36-41页 |
| ·电源功耗估计 | 第36-38页 |
| ·DC/DC电源模块设计 | 第38-41页 |
| ·时钟电路设计 | 第41-44页 |
| ·PCB设计 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 基带板调试与测试 | 第47-53页 |
| ·调试流程 | 第47页 |
| ·电源调试 | 第47-48页 |
| ·时钟调试 | 第48-49页 |
| ·单板功能接口调试 | 第49-51页 |
| ·RocketIOGTP自环测试 | 第49页 |
| ·DDR2存储测试 | 第49页 |
| ·AIF-OBSAI自环测试 | 第49-50页 |
| ·EMAC自环测试 | 第50页 |
| ·SRIO自环测试 | 第50-51页 |
| ·系统功能接口调试 | 第51-52页 |
| ·CPCI接口测试 | 第51页 |
| ·射频模块RocketlO GTP接口测试 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第六章 总结与展望 | 第53-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57-58页 |
| 攻读学位期间发表的学术论文目录 | 第58页 |
