| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-16页 |
| 1.1 引言 | 第9页 |
| 1.2 相变存储器 | 第9-12页 |
| 1.3 高密度多引脚芯片封装 | 第12-14页 |
| 1.4 相变存储阵列测试 | 第14-15页 |
| 1.5 论文结构安排 | 第15-16页 |
| 2 多引脚高密度相变存储阵列封装 | 第16-26页 |
| 2.1 引言 | 第16页 |
| 2.2 多引脚高密度芯片封装结构设计 | 第16-21页 |
| 2.3 32Mbits相变存储阵列封装结果分析 | 第21-25页 |
| 2.4 本章小结 | 第25-26页 |
| 3 32Mbits相变存储阵列测试方法研究 | 第26-46页 |
| 3.1 引言 | 第26-27页 |
| 3.2 相变存储阵列特性分析 | 第27-29页 |
| 3.3 32Mbits相变存储阵列测试方案设计 | 第29-31页 |
| 3.4 32Mbits相变存储阵列芯片选址 | 第31-38页 |
| 3.5 32Mbits相变存储阵列寿命测试方法研究 | 第38-39页 |
| 3.6 32Mbits相变存储阵列热串扰测试方法研究 | 第39-45页 |
| 3.7 本章小结 | 第45-46页 |
| 4 相变存储阵列测试结果分析 | 第46-59页 |
| 4.1 32Mbits单元性能测试结果分析 | 第46-48页 |
| 4.2 阵列寿命测试结果分析 | 第48-52页 |
| 4.3 热串扰测试结果分析 | 第52-58页 |
| 4.4 本章小结 | 第58-59页 |
| 5 总结与展望 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-66页 |
| 附录 攻读硕士学位期间发表的专利 | 第66页 |