高性能数字录波系统的研究
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.1.1 课题的研究背景 | 第9页 |
| 1.1.2 课题的研究意义 | 第9-10页 |
| 1.2 国内外现状及发展趋势 | 第10-14页 |
| 1.2.1 国内发展现状 | 第10-12页 |
| 1.2.2 国外发展现状 | 第12-13页 |
| 1.2.3 录波器发展趋势 | 第13-14页 |
| 1.3 课题主要研究内容 | 第14-15页 |
| 2 高性能电网数字录波系统的总体设计 | 第15-25页 |
| 2.1 电力系统变压器缺相的故障分析 | 第15-17页 |
| 2.2 数字录波器的总体结构 | 第17-18页 |
| 2.3 数字录波器总体功能 | 第18-19页 |
| 2.3.1 电能质量信息在线监测功能 | 第18-19页 |
| 2.3.2 故障的检测功能 | 第19页 |
| 2.3.3 录波数据分析功能 | 第19页 |
| 2.3.4 其他功能 | 第19页 |
| 2.4 系统对信息采集的要求 | 第19-23页 |
| 2.4.1 录波器的启动方式要求 | 第20-22页 |
| 2.4.2 数据记录格式及网络功能 | 第22-23页 |
| 2.5 需求规格说明 | 第23页 |
| 2.5.1 录波通道技术参数 | 第23页 |
| 2.5.2 故障录波启动精度 | 第23页 |
| 2.5.3 故障录波文件暂态记录 | 第23页 |
| 2.6 本章小结 | 第23-25页 |
| 3 高性能电网数字录波系统的硬件设计 | 第25-47页 |
| 3.1 数字录波器硬件总体设计 | 第25-26页 |
| 3.2 数字录波器的硬件设计要求 | 第26-27页 |
| 3.2.1 硬件的安全性设计 | 第26页 |
| 3.2.2 可达性设计 | 第26页 |
| 3.2.3 适用性设计 | 第26页 |
| 3.2.4 模块化设计 | 第26-27页 |
| 3.3 处理器 | 第27-34页 |
| 3.3.1 ARM处理器概述 | 第27-28页 |
| 3.3.2 Cortex-M内核与指令集 | 第28-29页 |
| 3.3.3 Cortex-M寄存器 | 第29-30页 |
| 3.3.4 ARM920T核心板 | 第30-34页 |
| 3.4 信号调理数模转换模块设计 | 第34-37页 |
| 3.4.1 电压电流互感器 | 第34-35页 |
| 3.4.2 信号调理电路设计 | 第35-37页 |
| 3.5 检测控制电路设计 | 第37-42页 |
| 3.5.1 S3C2440芯片的配置电路 | 第37-38页 |
| 3.5.2 S3C2440的串.电路 | 第38-41页 |
| 3.5.3 S3C2440芯片的采样电路 | 第41-42页 |
| 3.6 通讯接.模块设计 | 第42-43页 |
| 3.7 数据存储模块设计 | 第43-44页 |
| 3.7.1 FLASH存储电路 | 第43-44页 |
| 3.7.2 SD卡存储电路设计 | 第44页 |
| 3.8 电源模块设计 | 第44-46页 |
| 3.9 本章小结 | 第46-47页 |
| 4 高性能电网数字录波系统的软件设计 | 第47-55页 |
| 4.1 数字录波器软件总体设计 | 第47-49页 |
| 4.1.1 开发环境 | 第47-48页 |
| 4.1.2 软件设计遵循的原则 | 第48页 |
| 4.1.3 软件的结构及流程 | 第48-49页 |
| 4.2 故障录波器软件设计 | 第49-53页 |
| 4.3 通讯软件设计 | 第53-54页 |
| 4.4 本章小结 | 第54-55页 |
| 5 高新能电网数字录波系统的功能测试 | 第55-69页 |
| 5.1 信号调理电路测试 | 第55-57页 |
| 5.2 检测控制电路测试 | 第57-59页 |
| 5.2.1 实时波形 | 第57-58页 |
| 5.2.2 故障波形 | 第58-59页 |
| 5.3 通讯电路测试 | 第59-67页 |
| 5.4 电源电路测试 | 第67页 |
| 5.5 本章小结 | 第67-69页 |
| 6 全文总结与展望 | 第69-71页 |
| 6.1 全文总结 | 第69页 |
| 6.2 展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 附录 | 第77页 |
