微处理器电快速瞬变脉冲群测试方法与防护技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.3 论文的主要研究内容与章节编排 | 第12-13页 |
| 第2章 集成电路与瞬态脉冲干扰 | 第13-28页 |
| 2.1 集成电路的电磁兼容性 | 第13-15页 |
| 2.2 瞬态脉冲干扰 | 第15-21页 |
| 2.2.1 EFT 与 ESD 干扰信号特征分析 | 第15-17页 |
| 2.2.2 瞬态脉冲干扰对微处理器的危害 | 第17-19页 |
| 2.2.3 瞬态脉冲抗扰度测试标准 | 第19-21页 |
| 2.3 系统级 EFT 扰测试方法分析 | 第21-25页 |
| 2.3.1 测试等级 | 第21页 |
| 2.3.2 测试设备 | 第21-24页 |
| 2.3.3 试验配置 | 第24-25页 |
| 2.4 常用 EFT 防护方法介绍 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 微处理器 EFT 测试方法研究与实现 | 第28-43页 |
| 3.1 引言 | 第28页 |
| 3.2 微处理器 EFT 测试方案 | 第28-33页 |
| 3.2.1 改良的系统级测试方案 | 第29-30页 |
| 3.2.2 新兴的集成电路级测试方案 | 第30-32页 |
| 3.2.3 测试方案的选择 | 第32-33页 |
| 3.3 微处理器 EFT 测试方法的实现 | 第33-42页 |
| 3.3.1 测试环境设置 | 第33-38页 |
| 3.3.2 测试硬件设计 | 第38-39页 |
| 3.3.3 测试软件设计 | 第39-40页 |
| 3.3.4 测试流程 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第4章 微处理器芯片测试案例研究 | 第43-55页 |
| 4.1 测试案例 | 第43-47页 |
| 4.1.1 待测器件介绍 | 第43页 |
| 4.1.2 测试结果的表示方法 | 第43-44页 |
| 4.1.3 测试结果 | 第44-47页 |
| 4.1.4 测试结果存在的问题 | 第47页 |
| 4.2 测试失效模式的分析 | 第47-51页 |
| 4.2.1 微处理器不正常复位 | 第47-48页 |
| 4.2.2 微处理器重新上电恢复 | 第48-50页 |
| 4.2.3 微处理器物理损坏 | 第50-51页 |
| 4.3 测试结果重复性的研究 | 第51-52页 |
| 4.3.1 实验方案 | 第51页 |
| 4.3.2 实验结果及分析 | 第51-52页 |
| 4.4 测试结果再现性的研究 | 第52-54页 |
| 4.4.1 实验方案 | 第52-53页 |
| 4.4.2 实验结果及分析 | 第53-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第5章 微处理器 EFT 防护技术研究 | 第55-65页 |
| 5.1 引言 | 第55页 |
| 5.2 片上 EFT/ESD 防护原理分析 | 第55-58页 |
| 5.2.1 I/O 保护 | 第56-57页 |
| 5.2.2 电源保护 | 第57-58页 |
| 5.3 微处理器 EFT 防护电路的设计 | 第58-62页 |
| 5.3.1 整体结构 | 第58-60页 |
| 5.3.2 Trigger 电路的设计与仿真 | 第60-62页 |
| 5.4 微处理器 EFT 防护电路性能测试 | 第62-64页 |
| 5.5 本章小结 | 第64-65页 |
| 第6章 总结与展望 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-71页 |
| 在学期间发表的学术论文与研究成果 | 第71页 |
