AES密码硬件实现方法研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题来源及意义 | 第10页 |
| ·课题研究背景 | 第10-12页 |
| ·信息安全技术 | 第10-11页 |
| ·AES 算法产生背景 | 第11-12页 |
| ·课题研究目标及研究内容 | 第12页 |
| ·课题取得的成果及创新之处 | 第12-13页 |
| ·论文组织结构 | 第13-14页 |
| 第二章 预备知识 | 第14-37页 |
| ·AES 算法原理 | 第14-30页 |
| ·AES 算法的数学知识 | 第14-15页 |
| ·状态矩阵和轮数 | 第15-16页 |
| ·AES 算法整体结构 | 第16-18页 |
| ·AES 算法描述 | 第18-24页 |
| ·AES 算法工作模式 | 第24-28页 |
| ·AES 算法的设计原则 | 第28-30页 |
| ·基于FPGA 的数字系统设计流程 | 第30-32页 |
| ·Altera 的Cyclone 器件 | 第32-33页 |
| ·开发工具简介 | 第33-36页 |
| ·ModelSim 仿真软件 | 第33-34页 |
| ·Altera Quartus II 软件 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第三章 相关研究工作总结与分析 | 第37-44页 |
| ·相关研究工作总结 | 第37-39页 |
| ·AES 密码算法硬件实现方式分析 | 第39-40页 |
| ·用ASIC 实现AES 密码算法 | 第39页 |
| ·用FPGA 实现AES 密码算法 | 第39-40页 |
| ·AES 密码算法硬件电路结构分析 | 第40-43页 |
| ·非流水线结构 | 第40-41页 |
| ·外部流水线结构 | 第41-42页 |
| ·内部流水线结构 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 AES 密码的硬件实现设计 | 第44-62页 |
| ·系统实现目标 | 第44页 |
| ·系统总体结构设计 | 第44-45页 |
| ·接口模块 | 第45-48页 |
| ·接口模块的外部信号说明 | 第45-46页 |
| ·接口模块的状态机 | 第46-48页 |
| ·AES 模块 | 第48-61页 |
| ·控制模块 | 第49-52页 |
| ·输入输出寄存器模块 | 第52-53页 |
| ·密钥扩展模块 | 第53-56页 |
| ·加/解密模块 | 第56-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 系统仿真与综合 | 第62-73页 |
| ·各模块的功能仿真 | 第62-66页 |
| ·控制模块的功能仿真 | 第62-63页 |
| ·密钥扩展模块的功能仿真 | 第63-64页 |
| ·加/解密模块的加密功能仿真 | 第64-65页 |
| ·加/解密模块的解密功能仿真 | 第65-66页 |
| ·系统在ECB 模式下的功能仿真 | 第66-67页 |
| ·加密功能仿真 | 第66页 |
| ·解密功能仿真 | 第66-67页 |
| ·系统在CBC 模式下的功能仿真 | 第67-69页 |
| ·加密功能仿真 | 第67-68页 |
| ·解密功能仿真 | 第68-69页 |
| ·系统的综合结果 | 第69-71页 |
| ·系统时序仿真 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 FPGA 测试与验证 | 第73-77页 |
| ·AES 密码系统的FPGA 实现 | 第73页 |
| ·测试环境与测试方法 | 第73-74页 |
| ·测试结果 | 第74-76页 |
| ·分组数据测试结果 | 第74-75页 |
| ·文件测试结果 | 第75-76页 |
| ·本章小结 | 第76-77页 |
| 总结 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-81页 |
| 攻读学位期间发表的学术论文说明 | 第81-82页 |
