| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 课题背景 | 第15-16页 |
| 1.2 60GHz无线通信技术 | 第16-21页 |
| 1.3 本文的主要内容 | 第21页 |
| 1.4 论文的结构安排 | 第21-23页 |
| 第二章 模数混合均衡器 | 第23-35页 |
| 2.1 混合信号时域均衡器 | 第23-26页 |
| 2.1.1 判决反馈均衡器（DFE） | 第24-25页 |
| 2.1.2 前馈均衡器（FFE） | 第25-26页 |
| 2.2 模拟和数字均衡的权衡 | 第26-31页 |
| 2.2.1 数字电路的局限 | 第26-27页 |
| 2.2.2 模拟电路的局限 | 第27-28页 |
| 2.2.3 模拟和数字的权衡 | 第28-31页 |
| 2.3 功耗模型分析 | 第31-34页 |
| 2.3.1 发送机 | 第31-32页 |
| 2.3.2 模数转换器（ADC） | 第32页 |
| 2.3.3 前馈均衡器（FFE） | 第32-33页 |
| 2.3.4 判决反馈均衡器（DFE） | 第33页 |
| 2.3.5 小结 | 第33-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第三章 数Gb/s CMOS均衡器的设计考虑 | 第35-45页 |
| 3.1 综合现代均衡器的设计方法 | 第35-37页 |
| 3.2 CMOS电流模型逻辑（CML）电路技术 | 第37-40页 |
| 3.3 前馈均衡器（FFE）的设计基础 | 第40-44页 |
| 3.3.1 可变增益放大器（VGA） | 第41-42页 |
| 3.3.2 加法器 | 第42-43页 |
| 3.3.3 线性有源可调延迟单元 | 第43-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 前馈均衡器（FFE）的设计 | 第45-58页 |
| 4.1 分数间隔前馈均衡器 | 第45-46页 |
| 4.2 前馈均衡器（FFE）的晶体管级设计 | 第46-53页 |
| 4.2.1 带抽头的延时线设计 | 第47-50页 |
| 4.2.2 乘法器的设计 | 第50-52页 |
| 4.2.3 加法器的设计 | 第52-53页 |
| 4.3 前馈均衡器（FFE）设计的仿真 | 第53-56页 |
| 4.4 版图的设计 | 第56-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第五章 前馈均衡器（FFE）板的测试和结果分析 | 第58-65页 |
| 5.1 高速通信系统的性能指标-眼图 | 第58-59页 |
| 5.2 测试环境 | 第59-61页 |
| 5.3 前馈均衡器（FFE）板调试和结果分析 | 第61-64页 |
| 5.3.1 前馈均衡器（FFE）板眼图的测试与分析 | 第61-63页 |
| 5.3.2 前馈均衡器（FFE）板的综合分析 | 第63-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 全文总结与展望 | 第65-67页 |
| 6.1 全文总结 | 第65-66页 |
| 6.2 后续工作展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-74页 |
| 攻读硕士学位期间参加的科研项目 | 第74-75页 |