EGPU处理单元的研究与设计
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 课题研究背景 | 第12-13页 |
| 1.2 课题研究现状 | 第13-15页 |
| 1.3 本文主要研究工作 | 第15-16页 |
| 1.4 论文组织 | 第16-18页 |
| 第二章 计算机图形学基础及图形处理器架构的演变 | 第18-37页 |
| 2.1 引言 | 第18页 |
| 2.2 计算机图形学基础 | 第18-29页 |
| 2.2.1 图形API | 第19页 |
| 2.2.2 顶点操作 | 第19-21页 |
| 2.2.3 几何操作 | 第21-23页 |
| 2.2.4 光栅化 | 第23-27页 |
| 2.2.5 像素操作 | 第27-29页 |
| 2.3 GPU/EGPU处理架构的演变 | 第29-36页 |
| 2.3.1 GPU的产生 | 第29页 |
| 2.3.2 统一渲染架构的产生 | 第29-31页 |
| 2.3.3 数据并行结构 | 第31-33页 |
| 2.3.4 指令并行结构 | 第33-34页 |
| 2.3.5 多线程和多核结构 | 第34-35页 |
| 2.3.6 EGPU架构 | 第35-36页 |
| 2.4 小结 | 第36-37页 |
| 第三章 EGPU处理单元的设计 | 第37-53页 |
| 3.1 引言 | 第37页 |
| 3.2 EGPU处理单元架构设计 | 第37-40页 |
| 3.3 控制单元UPC的设计 | 第40-42页 |
| 3.3.1 指令设计 | 第40-41页 |
| 3.3.2 数据传输模块设计 | 第41-42页 |
| 3.4 统一处理单元UP的设计 | 第42-48页 |
| 3.4.1 线程分配单元TD设计 | 第43-45页 |
| 3.4.2 层次化处理器组HPG设计 | 第45-48页 |
| 3.5 总线机制和存储访问 | 第48-52页 |
| 3.5.1 多层次流水线设计 | 第49-50页 |
| 3.5.2 Memory Hub设计 | 第50-52页 |
| 3.6 小结 | 第52-53页 |
| 第四章 EGPU处理单元的验证和仿真 | 第53-60页 |
| 4.1 引言 | 第53页 |
| 4.2 验证平台的搭建 | 第53-54页 |
| 4.3 验证和仿真结果分析 | 第54-59页 |
| 4.4 小结 | 第59-60页 |
| 第五章 结束语 | 第60-62页 |
| 参考文献 | 第62-69页 |
| 致谢 | 第69-70页 |
| 攻读硕士研究生期间研究成果 | 第70-71页 |
| 学位论文评阅及答辩情况表 | 第71页 |
