基于FPGA的eMMC阵列存储系统设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 课题研究背景及意义 | 第15-16页 |
| 1.2 eMMC简介 | 第16-18页 |
| 1.3 GTX接口简介 | 第18-20页 |
| 1.4 本文主要内容及论文结构安排 | 第20-23页 |
| 第二章 eMMC协议 | 第23-39页 |
| 2.1 eMMC系统结构 | 第23页 |
| 2.2 命令以及应答 | 第23-27页 |
| 2.2.1 命令集和扩展设置 | 第23-24页 |
| 2.2.2 命令的种类和格式 | 第24-26页 |
| 2.2.3 应答 | 第26-27页 |
| 2.3 时钟控制 | 第27-28页 |
| 2.4 工作模式 | 第28-32页 |
| 2.4.1 引导工作模式 | 第28-29页 |
| 2.4.2 设备识别工作模式 | 第29-31页 |
| 2.4.3 数据传输工作模式 | 第31-32页 |
| 2.5 设备状态 | 第32-34页 |
| 2.6 错误条件以及错误保护 | 第34-36页 |
| 2.7 设备寄存器 | 第36-37页 |
| 2.8 数据读写格式 | 第37-38页 |
| 2.9 本章小结 | 第38-39页 |
| 第三章 阵列存储系统实现框架 | 第39-49页 |
| 3.1 eMMC阵列存储系统总体方案 | 第39-40页 |
| 3.2 实验板电路设计 | 第40-43页 |
| 3.2.1 整体电路设计框架 | 第40页 |
| 3.2.2 FPGA外围电路设计 | 第40-43页 |
| 3.3 大容量高速解决方法 | 第43页 |
| 3.4 各模块框架 | 第43-48页 |
| 3.4.1 时钟切换模块 | 第43-44页 |
| 3.4.2 初始化以及命令产生模块 | 第44-45页 |
| 3.4.3 命令发送响应接收模块设计 | 第45页 |
| 3.4.4 CRC校验模块设计 | 第45-46页 |
| 3.4.5 数据产生模块以及时序设计 | 第46-47页 |
| 3.4.6 FIFO接入方案的具体实现 | 第47页 |
| 3.4.7 GTX通信接口 | 第47-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第四章 系统设计的FPGA实现 | 第49-63页 |
| 4.1 时钟切换模块 | 第49-51页 |
| 4.2 命令发送接收模块设计 | 第51-54页 |
| 4.3 CRC校验模块设计 | 第54-55页 |
| 4.4 数据产生模块以及时序设计 | 第55-56页 |
| 4.5 FIFO接入方案的具体实现 | 第56-60页 |
| 4.6 GTX通信接口 | 第60-61页 |
| 4.7 本章小结 | 第61-63页 |
| 第五章 仿真结果以及验证 | 第63-72页 |
| 5.1 ISim软件仿真 | 第63-66页 |
| 5.1.1 CRC校验 | 第63-65页 |
| 5.1.2 FIFO验证 | 第65-66页 |
| 5.2 ChipScope在线调试硬件验证 | 第66-71页 |
| 5.2.2 写数据验证 | 第66-68页 |
| 5.2.3 读数据验证 | 第68-69页 |
| 5.2.4 写数据速度验证 | 第69页 |
| 5.2.5 读数据速度验证 | 第69-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 附录A | 第77-78页 |
| 作者简介 | 第78-79页 |
