| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 研究工作的背景及意义 | 第8-9页 |
| 1.2 国内外研究现状及发展趋势 | 第9-11页 |
| 1.3 论文的研究目的和内容 | 第11-12页 |
| 1.4 论文的结构安排 | 第12-14页 |
| 第二章 高速矢量解调器通用处理模块总体方案设计 | 第14-25页 |
| 2.1 解调器的基本结构及方案选择 | 第14-17页 |
| 2.1.1 调制解调器基本结构 | 第14-16页 |
| 2.1.2 数字解调器类型及方案选择 | 第16-17页 |
| 2.2 高速矢量解调器指标及通用处理模块架构设计 | 第17-23页 |
| 2.2.1 免混频数字下变频方案设计 | 第18-19页 |
| 2.2.2 三种并行架构分析 | 第19-20页 |
| 2.2.3 解调通用处理模块并行架构设计 | 第20-23页 |
| 2.3 高速数据接口与数字下变频器的实现 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 高速并行数字重采样技术的研究及实现 | 第25-48页 |
| 3.1 数字重采样理论模型 | 第25-27页 |
| 3.2 基于多相滤波的任意倍数重采样算法 | 第27-37页 |
| 3.2.1 基于多项式拟合高阶内插的多相滤波算法 | 第28-30页 |
| 3.2.2 多相滤波重采样器的Farrow结构 | 第30-32页 |
| 3.2.3 多相滤波重采样控制器的设计 | 第32-34页 |
| 3.2.4 算法的仿真与验证 | 第34-37页 |
| 3.3 任意倍率重采样并行结构设计及FPGA实现 | 第37-46页 |
| 3.3.1 并行重采样的整体结构设计 | 第38-39页 |
| 3.3.2 重采样器Farrow结构的并行实现 | 第39-41页 |
| 3.3.3 数控振荡器的并行实现 | 第41-44页 |
| 3.3.4 时序调整模块 | 第44-45页 |
| 3.3.5 并行重采样时序仿真 | 第45-46页 |
| 3.4 本章小结 | 第46-48页 |
| 第四章 高速并行匹配滤波和定时校正算法研究及实现 | 第48-72页 |
| 4.1 最佳接收的匹配滤波器理论 | 第48-52页 |
| 4.2 高速频域匹配滤波器算法设计 | 第52-59页 |
| 4.2.1 频域匹配滤波算法 | 第52-53页 |
| 4.2.2 匹配滤波和定时误差校正的联合实现 | 第53-59页 |
| 4.3 并行频域匹配滤波和定时误差校正的FPGA实现 | 第59-70页 |
| 4.3.1 基-4 FFT算法 | 第59-61页 |
| 4.3.2 64点并行DFT/IDFT及定时相位校正FPGA的实现 | 第61-69页 |
| 4.3.3 64点并行频域匹配滤波和定时校正的仿真与验证 | 第69-70页 |
| 4.4 本章小结 | 第70-72页 |
| 第五章 高速矢量解调器解调通用处理模块测试 | 第72-83页 |
| 5.1 测试环境与方法介绍 | 第72-73页 |
| 5.2 高速ADC采样及免混频数字下变频测试 | 第73-75页 |
| 5.3 高速并行重采样模块测试 | 第75-78页 |
| 5.4 并行频域匹配滤波和定时误差校正模块测试 | 第78-80页 |
| 5.5 解调通用处理模块整体测试 | 第80-81页 |
| 5.6 本章小结 | 第81-83页 |
| 第六章 总结与展望 | 第83-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 附录 | 第88-89页 |
