2-1级联架构sigma delta调制器的研究与设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究目的及意义 | 第9-10页 |
| 1.2 研究历史及现状 | 第10-13页 |
| 1.3 论文内容以及结构 | 第13-14页 |
| 第二章 sigma delta 调制器的原理 | 第14-28页 |
| 2.1 ADC 的重要指标 | 第15-19页 |
| 2.1.1 量化噪声 | 第15-16页 |
| 2.1.2 静态特性 | 第16-17页 |
| 2.1.3 动态特性 | 第17-19页 |
| 2.2 sigma delta 调制器原理 | 第19-20页 |
| 2.2.1 过采样 | 第19-20页 |
| 2.2.2 噪声整形 | 第20页 |
| 2.3 sigma delta 调制器架构 | 第20-25页 |
| 2.4 降采样滤波器 | 第25-26页 |
| 2.5 小结 | 第26-28页 |
| 第三章 系统设计以及非理想因素 | 第28-36页 |
| 3.1 sigma delta 调制器的架构 | 第28-31页 |
| 3.2 非理想因素 | 第31-35页 |
| 3.2.1 电路噪声 | 第31-32页 |
| 3.2.2 时钟抖动 | 第32-33页 |
| 3.2.3 开关的非理想性 | 第33-34页 |
| 3.2.4 运放的非理想性 | 第34-35页 |
| 3.3 小结 | 第35-36页 |
| 第四章 sigma delta 调制器的电路设计 | 第36-47页 |
| 4.1 放大器的设计 | 第36-40页 |
| 4.2 开关的设计 | 第40-41页 |
| 4.3 两相不交叠时钟产生电路 | 第41-42页 |
| 4.4 比较器设计 | 第42-43页 |
| 4.5 整体电路的仿真验证 | 第43-46页 |
| 4.6 小结 | 第46-47页 |
| 第五章 版图设计 | 第47-53页 |
| 5.1 放大器版图设计 | 第47-48页 |
| 5.2 积分器版图 | 第48-50页 |
| 5.3 比较器版图 | 第50页 |
| 5.4 两相不交叠时钟产生电路版图 | 第50-51页 |
| 5.5 整体版图 | 第51页 |
| 5.6 芯片照片 | 第51-52页 |
| 5.7 小结 | 第52-53页 |
| 第六章 总结 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 作者介绍及科研成果 | 第57-58页 |
| 致谢 | 第58页 |
