| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-17页 |
| 1.1 课题背景与意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-15页 |
| 1.2.1 国外研究现状 | 第10-13页 |
| 1.2.2 国内研究现状 | 第13-14页 |
| 1.2.3 国内外文献综述的简析 | 第14-15页 |
| 1.3 本论文主要研究内容 | 第15-16页 |
| 1.4 论文组织结构 | 第16-17页 |
| 第2章 SETTOFF分析与改进 | 第17-28页 |
| 2.1 SETTOFF结构分析 | 第17-20页 |
| 2.1.1 时钟高电平周期的错误指示 | 第18页 |
| 2.1.2 时钟低电平周期的错误检测与纠正 | 第18-20页 |
| 2.2 SETTOFF改进 | 第20-25页 |
| 2.2.1 SETTOFF-M结构 | 第20-21页 |
| 2.2.2 功能仿真 | 第21-25页 |
| 2.3 改进结果对比 | 第25-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第3章 SETTOFF和SETTOFF-M版图设计 | 第28-44页 |
| 3.1 版图设计流程 | 第28-29页 |
| 3.2 改进前后电路版图设计 | 第29-35页 |
| 3.2.1 版图加固方法简介 | 第29-32页 |
| 3.2.2 SETTOFF版图实现 | 第32-34页 |
| 3.2.3 SETTOFF后仿真 | 第34-35页 |
| 3.3 电荷收集增强加固技术分析 | 第35-42页 |
| 3.3.1 电荷收集增强加固技术 | 第36-37页 |
| 3.3.2 Sentaurus TCAD简介 | 第37页 |
| 3.3.3 TCAD器件模型的建立 | 第37-41页 |
| 3.3.4 TCAD仿真结果与讨论 | 第41-42页 |
| 3.4 本章小结 | 第42-44页 |
| 第4章 SETTOFF和SETTOFF-M标准单元建立 | 第44-55页 |
| 4.1 标准单元建库流程简介 | 第44-45页 |
| 4.2 物理信息提取 | 第45-47页 |
| 4.3 逻辑信息提取 | 第47-51页 |
| 4.3.1 时序逻辑信息特征化流程 | 第48页 |
| 4.3.2 逻辑信息特征化 | 第48-51页 |
| 4.4 验证 | 第51-54页 |
| 4.4.1 逻辑综合验证 | 第52-53页 |
| 4.4.2 自动布局布线验证 | 第53-54页 |
| 4.5 本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 攻读学位期间发表的学术论文 | 第60-62页 |
| 致谢 | 第62页 |