| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 绪论 | 第11-19页 |
| 1.1 研究背景与意义 | 第11-14页 |
| 1.2 国内外研究现状 | 第14-17页 |
| 1.2.1 信号捕获算法 | 第14-15页 |
| 1.2.2 载波跟踪环路 | 第15-17页 |
| 1.2.3 码跟踪环路 | 第17页 |
| 1.3 论文研究内容 | 第17-19页 |
| 2 GPS/BD2双模接收机信号结构 | 第19-29页 |
| 2.1 GPS和BD2信号结构 | 第20-26页 |
| 2.1.1 载波 | 第20-21页 |
| 2.1.2 测距码 | 第21-24页 |
| 2.1.3 信号的产生 | 第24-26页 |
| 2.2 接收机结构 | 第26-28页 |
| 2.3 本章小结 | 第28-29页 |
| 3 基带信号捕获算法研究 | 第29-41页 |
| 3.1 时域滑动相关算法 | 第31-32页 |
| 3.2 并行码相位搜索算法 | 第32-34页 |
| 3.3 改进的时域搜索算法 | 第34-35页 |
| 3.4 基带信号处理优化捕获算法的实现和分析 | 第35-40页 |
| 3.5 本章小结 | 第40-41页 |
| 4 基带信号跟踪分析 | 第41-55页 |
| 4.1 载波环跟踪环路 | 第43-47页 |
| 4.2 码跟踪环路 | 第47-49页 |
| 4.3 载波环与码环的组合 | 第49-51页 |
| 4.4 基带信号处理跟踪过程的实现和分析 | 第51-54页 |
| 4.5 本章小结 | 第54-55页 |
| 5 基于FPGA的双模接收机基带处理的逻辑设计与仿真 | 第55-85页 |
| 5.1 双模接收机硬件平台 | 第55-59页 |
| 5.1.1 射频前端模块 | 第55-57页 |
| 5.1.2 基带信号处理模块 | 第57-58页 |
| 5.1.3 定位解算模块 | 第58-59页 |
| 5.2 基于FPGA的基带信号处理逻辑设计与仿真 | 第59-74页 |
| 5.2.1 单通道中各个模块的逻辑设计与仿真 | 第59-72页 |
| 5.2.2 通道集成与功能仿真 | 第72-74页 |
| 5.3 ARM端设计 | 第74-84页 |
| 5.3.1 ARM端与FPGA接口 | 第74-79页 |
| 5.3.2 程序设计 | 第79-84页 |
| 5.4 本章小结 | 第84-85页 |
| 6 总结 | 第85-87页 |
| 6.1 本文完成的工作 | 第85页 |
| 6.2 下一步工作建议 | 第85-87页 |
| 参考文献 | 第87-89页 |
| 图索引 | 第89-93页 |
| 表索引 | 第93-95页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第95-99页 |
| 学位论文数据集 | 第99页 |