| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-19页 |
| 1.1 课题背景及研究的目的和意义 | 第9-10页 |
| 1.2 国内外研究现状及分析 | 第10-17页 |
| 1.2.1 FPGA退化分析及建模方法研究现状分析 | 第10-13页 |
| 1.2.2 FPGA抗退化策略方法研究现状分析 | 第13-17页 |
| 1.3 本文研究思路及主要研究内容 | 第17-19页 |
| 第2章 FPGA退化分析及加速退化试验平台设计 | 第19-33页 |
| 2.1 引言 | 第19页 |
| 2.2 FPGA结构及路径延迟来源分析 | 第19-25页 |
| 2.2.1 FPGA结构分析 | 第19-20页 |
| 2.2.2 基于反应 -扩散模型的NBTI效应物理模型 | 第20-23页 |
| 2.2.3 NBTI效应对FPGA性能退化的影响 | 第23-25页 |
| 2.3 FPGA加速退化试验平台设计 | 第25-29页 |
| 2.3.1 FPGA加速退化试验模型分析 | 第25页 |
| 2.3.2 FPGA加速退化试验硬件电路设计 | 第25-26页 |
| 2.3.3 FPGA加速退化试验逻辑设计 | 第26-28页 |
| 2.3.4 FPGA加速退化试验条件确定 | 第28-29页 |
| 2.4 加速退化试验结果及分析 | 第29-32页 |
| 2.5 本章小节 | 第32-33页 |
| 第3章 电源电压对FPGA路径延迟影响分析及验证 | 第33-42页 |
| 3.1 引言 | 第33页 |
| 3.2 电源电压对FPGA路径延迟影响分析 | 第33-34页 |
| 3.3 电源电压影响FPGA路径延迟仿真实验 | 第34-37页 |
| 3.3.1 电源电压影响LUT延迟仿真实验 | 第34-35页 |
| 3.3.2 电源电压影响PI延迟仿真实验 | 第35-37页 |
| 3.4 电源电压影响FPGA路径延迟硬件验证 | 第37-41页 |
| 3.4.1 基于环形振荡器的FPGA路径延迟测量方法 | 第37-38页 |
| 3.4.2 FPGA路径延迟影响的硬件验证实验 | 第38-41页 |
| 3.5 本章小结 | 第41-42页 |
| 第4章 自适应电源调整方法及退化传感器设计 | 第42-54页 |
| 4.1 引言 | 第42页 |
| 4.2 基于AVS技术的抗退化方法总体结构和实现流程 | 第42-43页 |
| 4.2.1 AVS方法的总体结构 | 第42-43页 |
| 4.2.2 AVS方法的实现流程 | 第43页 |
| 4.3 退化传感器的设计与验证 | 第43-47页 |
| 4.3.1 退化传感器设计 | 第43-46页 |
| 4.3.2 退化传感器功能验证 | 第46-47页 |
| 4.4 退化传感器布局策略及参数选择 | 第47-52页 |
| 4.4.1 FPGA功能电路潜在关键路径选择 | 第47-49页 |
| 4.4.2 退化传感器设计参数选择 | 第49-51页 |
| 4.4.3 退化传感器布局策略 | 第51-52页 |
| 4.5 自适应电源调整模块的设计与验证 | 第52-53页 |
| 4.6 本章小结 | 第53-54页 |
| 第5章 基于AVS技术的抗退化方法的实现和验证 | 第54-67页 |
| 5.1 引言 | 第54页 |
| 5.2 方法验证平台设计 | 第54-56页 |
| 5.2.1 基于AVS的方法验证平台总体结构设计 | 第54-55页 |
| 5.2.2 结果检验模块的基本原理与结构 | 第55-56页 |
| 5.3 抗退化方法验证实验 | 第56-66页 |
| 5.3.1 抗退化方法验证实验参数确定 | 第56-60页 |
| 5.3.2 抗退化方法验证实验 | 第60-63页 |
| 5.3.3 抗退化方法功耗对比实验 | 第63-66页 |
| 5.4 本章小节 | 第66-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 攻读学位期间发表的学术论文及其他成果 | 第73-75页 |
| 致谢 | 第75页 |
