基于UCA的信源个数估计性能改善及其FPGA实现
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第14-22页 |
| 1.1 研究的背景和意义 | 第14-15页 |
| 1.2 课题研究理论基础与发展现状 | 第15-20页 |
| 1.2.1 阵列信号理论基础 | 第15-17页 |
| 1.2.2 信源数目估计国内外研究现状 | 第17-18页 |
| 1.2.3 虚拟阵列天线国内外研究现状 | 第18-20页 |
| 1.3 论文的研究内容及安排 | 第20-22页 |
| 第二章 信源数估计算法研究与分析 | 第22-30页 |
| 2.1 信源数目估计对DOA的影响 | 第22-23页 |
| 2.2 信源数目估计的经典算法 | 第23-24页 |
| 2.2.1 基于信息论准则的估计方法 | 第23-24页 |
| 2.2.2 基于盖尔圆准则的估计方法 | 第24页 |
| 2.3 仿真实验及性能分析 | 第24-29页 |
| 2.3.1 白噪声下信源个数估计性能分析 | 第25-27页 |
| 2.3.2 色噪声下信源个数估计性能分析 | 第27-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 阵列天线扩展与分析 | 第30-48页 |
| 3.1 内插变换的虚拟天线及性能分析 | 第30-34页 |
| 3.1.1 内插阵列算法 | 第30-32页 |
| 3.1.2 仿真及验证 | 第32-34页 |
| 3.2 四阶累积量的阵列扩展技术及性能分析 | 第34-46页 |
| 3.2.1 四阶累积量的阵列扩展特性 | 第34-37页 |
| 3.2.2 四阶累积量去冗余技术 | 第37-42页 |
| 3.2.3 仿真及验证 | 第42-46页 |
| 3.3 性能分析 | 第46-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第四章 基于四阶累积量的盖尔圆盘改进算法 | 第48-61页 |
| 4.1 基于四阶累积量的信源数估计算法 | 第48-51页 |
| 4.1.1 改进的盖尔圆准则 | 第49-50页 |
| 4.1.2 基于四阶累积量的源数估计算法 | 第50-51页 |
| 4.2 计算机仿真及实测数据仿真分析 | 第51-59页 |
| 4.2.1 盖尔圆盘修改准则验证 | 第52-55页 |
| 4.2.2 基于四阶累积量的信源数估计的性能分析 | 第55-58页 |
| 4.2.3 实测数据仿真验证 | 第58-59页 |
| 4.3 复杂度分析 | 第59-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 基于FPGA的信源个数估计的算法实现 | 第61-72页 |
| 5.1 系统方案设计 | 第61-62页 |
| 5.2 系统各模块FPGA实现 | 第62-68页 |
| 5.2.1 中频到基带信号处理模块 | 第62-63页 |
| 5.2.2 协方差模块 | 第63-64页 |
| 5.2.3 特征值分解与酉变换矩阵模块 | 第64-68页 |
| 5.3 系统测试 | 第68-71页 |
| 5.3.1 系统资源评估 | 第68-69页 |
| 5.3.2 测试结果分析 | 第69-71页 |
| 5.4 本章小结 | 第71-72页 |
| 总结与展望 | 第72-74页 |
| 总结 | 第72-73页 |
| 展望 | 第73-74页 |
| 参考文献 | 第74-80页 |
| 致谢 | 第80页 |
