| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 课题背景和研究意义 | 第10-13页 |
| 1.1.1 选题背景 | 第10-11页 |
| 1.1.2 研究意义 | 第11页 |
| 1.1.3 研究内容 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-17页 |
| 1.2.1 无缓冲区片上网络 | 第13-16页 |
| 1.2.2 异构片上网络 | 第16页 |
| 1.2.3 片上网络流量控制机制 | 第16-17页 |
| 1.3 论文的结构安排 | 第17-18页 |
| 第2章 多核处理器与片上网络 | 第18-32页 |
| 2.1 引言 | 第18页 |
| 2.2 多核处理器 | 第18-21页 |
| 2.2.1 多核处理器基础 | 第18-20页 |
| 2.2.2 多核处理器的应用 | 第20-21页 |
| 2.3 片上网络 | 第21-31页 |
| 2.3.1 片上网络基础 | 第21-22页 |
| 2.3.2 片上网络拓扑结构 | 第22-24页 |
| 2.3.3 片上网络交换机制 | 第24-25页 |
| 2.3.4 片上网络虚拟通道 | 第25-26页 |
| 2.3.5 片上网络路由算法 | 第26-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第3章 从片上网络异构性的角度对暗硅程度缓解的探究 | 第32-42页 |
| 3.1 引言 | 第32页 |
| 3.2 动机 | 第32-33页 |
| 3.3 实验环境 | 第33-35页 |
| 3.4 实验结果与分析 | 第35-40页 |
| 3.4.1 片上网络功耗分析 | 第35-37页 |
| 3.4.2 程序性能分析 | 第37-39页 |
| 3.4.3 固定功耗预算下片上网络类型的选择 | 第39-40页 |
| 3.5 本章小结 | 第40-42页 |
| 第4章 基于GPU-CPU架构的异构片上网络及流量控制设计 | 第42-56页 |
| 4.1 引言 | 第42页 |
| 4.2 静态异构片上网络设计 | 第42-45页 |
| 4.2.1 无缓冲区路由器设计 | 第42-43页 |
| 4.2.2 有缓冲区路由器设计 | 第43-44页 |
| 4.2.3 有缓冲区路由器及无缓冲区路由器的放置方式 | 第44-45页 |
| 4.3 单向流量控制机制 | 第45-47页 |
| 4.3.1 面向异构片上网络的基于信用的流量控制机制 | 第45-46页 |
| 4.3.2 单向流量控制机制描述 | 第46-47页 |
| 4.3.3 死锁与活锁 | 第47页 |
| 4.4 实验结果与分析 | 第47-55页 |
| 4.4.1 实验环境 | 第47-48页 |
| 4.4.2 基准测试程序 | 第48-49页 |
| 4.4.3 度量标准 | 第49-50页 |
| 4.4.4 实验结果 | 第50-55页 |
| 4.5 本章小结 | 第55-56页 |
| 结论 | 第56-58页 |
| 参考 文献 | 第58-64页 |
| 攻读硕士学位期间所取得的成果 | 第64-66页 |
| 致谢 | 第66页 |
