| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 论文背景及意义 | 第10-11页 |
| 1.2 研究现状 | 第11-13页 |
| 1.3 研究内容和设计指标 | 第13-14页 |
| 1.3.1 研究内容 | 第13-14页 |
| 1.3.2 设计指标 | 第14页 |
| 1.4 论文的组织结构 | 第14-16页 |
| 第二章 链路层及低功耗设计技术概述 | 第16-28页 |
| 2.1 低功耗蓝牙4.0体系结构 | 第16页 |
| 2.2 链路层 | 第16-22页 |
| 2.2.1 状态机 | 第17-18页 |
| 2.2.2 设备地址 | 第18-19页 |
| 2.2.3 报文 | 第19-22页 |
| 2.3 数字集成电路功耗的来源及实现低功耗的基本途径 | 第22-23页 |
| 2.4 功耗优化 | 第23-25页 |
| 2.5 低功耗蓝牙4.0链路层设计面临的问题 | 第25页 |
| 2.6 本章小结 | 第25-28页 |
| 第三章 链路层的低功耗设计 | 第28-42页 |
| 3.1 低功耗蓝牙4.0链路层设计需求分析 | 第28页 |
| 3.2 系统级低功耗设计 | 第28-31页 |
| 3.2.1 链路层架构设计及模块划分 | 第29-30页 |
| 3.2.2 链路层与主机控制器接口数据交互的设计 | 第30-31页 |
| 3.2.3 链路层与物理层数据交互的设计 | 第31页 |
| 3.3 体系结构级和寄存器传输级低功耗设计原理 | 第31-33页 |
| 3.3.1 门控时钟和状态机编码 | 第31-33页 |
| 3.4 体系结构级低功耗设计 | 第33-36页 |
| 3.4.1 链路层模块工作特点分析 | 第33-34页 |
| 3.4.2 模块级门控时钟技术设计方法 | 第34-35页 |
| 3.4.3 链路层模块工作时序分析和门控信号说明 | 第35-36页 |
| 3.5 寄存器传输级低功耗设计 | 第36-41页 |
| 3.5.1 门控时钟的RTL代码和EDA实现 | 第36-39页 |
| 3.5.2 状态机的优化编码 | 第39-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第四章 链路层各模块电路的设计 | 第42-70页 |
| 4.1 时间控制电路的设计 | 第42-46页 |
| 4.1.1 时钟 | 第42-43页 |
| 4.1.2 非连接态时间控制电路的设计 | 第43-45页 |
| 4.1.3 连接态时间控制电路的设计 | 第45-46页 |
| 4.2 跳频电路的设计 | 第46-50页 |
| 4.2.1 跳频信号的产生 | 第46-47页 |
| 4.2.2 广播态跳频电路的设计 | 第47页 |
| 4.2.3 扫描态和发起态跳频电路的设计 | 第47-48页 |
| 4.2.4 连接态跳频电路的设计 | 第48-50页 |
| 4.3 包头生成电路的设计 | 第50-54页 |
| 4.3.1 广播信道包头生成电路的设计 | 第50-52页 |
| 4.3.2 数据信道包头生成电路的设计 | 第52-54页 |
| 4.4 包处理电路的设计 | 第54-56页 |
| 4.4.1 组包电路的设计 | 第54-55页 |
| 4.4.2 解包电路的设计 | 第55-56页 |
| 4.5 基带数据流生成电路的设计 | 第56-60页 |
| 4.5.1 发送数据流生成电路的设计 | 第56-57页 |
| 4.5.2 接收数据流生成电路的设计 | 第57-58页 |
| 4.5.3 白化和解白化电路的设计 | 第58-59页 |
| 4.5.4 CRC电路的设计 | 第59页 |
| 4.5.5 帧同步电路的设计 | 第59-60页 |
| 4.6 存储电路的设计 | 第60-61页 |
| 4.7 随机数生成电路的设计 | 第61-64页 |
| 4.7.1 蓝牙跳频算法 | 第61页 |
| 4.7.2 跳频序列产生算法 | 第61-64页 |
| 4.7.3 随机数生成电路的设计 | 第64页 |
| 4.8 白名单电路的设计 | 第64-66页 |
| 4.8.1 模块结构的设计 | 第65页 |
| 4.8.2 过滤电路的设计 | 第65-66页 |
| 4.9 连接控制电路的设计 | 第66-68页 |
| 4.10 本章小结 | 第68-70页 |
| 第五章 低功耗蓝牙4.0链路层的仿真与验证 | 第70-84页 |
| 5.1 非连接态时间电路的RTL仿真 | 第70页 |
| 5.2 连接态时间电路的RTL仿真 | 第70-73页 |
| 5.3 FPGA验证 | 第73-80页 |
| 5.3.1 FPGA验证平台设计 | 第73-75页 |
| 5.3.2 低功耗蓝牙4.0链路层的FPGA验证及结果 | 第75-80页 |
| 5.4 功耗综合结果与分析 | 第80-82页 |
| 5.5 本章小结 | 第82-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 总结 | 第84页 |
| 6.2 展望 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-92页 |
| 攻读硕士学位期间发表论文 | 第92页 |