时间触发以太网容错时钟同步机制的研究与硬件实现
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第12-18页 |
| 1.1 研究背景及意义 | 第12-15页 |
| 1.2 国内外发展现状 | 第15-16页 |
| 1.2.1 国外发展现状 | 第15-16页 |
| 1.2.2 国内发展现状 | 第16页 |
| 1.3 本文研究内容 | 第16页 |
| 1.4 本文组织结构 | 第16-18页 |
| 2 时间触发以太网概述 | 第18-22页 |
| 2.1 网络体系结构 | 第18-19页 |
| 2.2 TTE的网络传输数据类型 | 第19-20页 |
| 2.3 TT数据的传输机制 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 容错时钟同步机制研究与设计 | 第22-38页 |
| 3.1 基本概念 | 第22-25页 |
| 3.1.1 TTE的帧格式 | 第22-24页 |
| 3.1.2 透明时钟 | 第24页 |
| 3.1.3 最大传输延迟 | 第24页 |
| 3.1.4 压缩延迟 | 第24-25页 |
| 3.1.5 节点角色 | 第25页 |
| 3.2 TTE的关键算法 | 第25-28页 |
| 3.2.1 时间固化算法 | 第25-26页 |
| 3.2.2 压缩算法 | 第26-28页 |
| 3.3 TTE的时钟同步流程 | 第28-29页 |
| 3.4 TTE容错机制 | 第29-32页 |
| 3.4.1 团检测机制 | 第29-30页 |
| 3.4.2 节点控制器 | 第30页 |
| 3.4.3 多通道容错 | 第30-32页 |
| 3.5 状态机设计 | 第32-37页 |
| 3.5.1 SM状态机 | 第32-34页 |
| 3.5.2 CM状态机 | 第34-36页 |
| 3.5.3 SC状态机 | 第36-37页 |
| 3.6 本章小结 | 第37-38页 |
| 4 TTE的设计实现与仿真 | 第38-62页 |
| 4.1 OPNET仿真平台 | 第38-39页 |
| 4.1.1 自带功能函数简介 | 第38-39页 |
| 4.2 仿真设计方案 | 第39页 |
| 4.3 TTE网络模型建立 | 第39-44页 |
| 4.3.1 PCF帧模型 | 第39-40页 |
| 4.3.2 链路模型 | 第40页 |
| 4.3.3 交换机模型 | 第40-41页 |
| 4.3.4 交换机进程模型 | 第41-42页 |
| 4.3.5 终端节点模型 | 第42-43页 |
| 4.3.6 终端节点进程模型 | 第43-44页 |
| 4.4 关键算法的实现 | 第44-46页 |
| 4.4.1 时间固化算法 | 第44-45页 |
| 4.4.2 压缩算法 | 第45-46页 |
| 4.5 仿真结果与容错性能测试 | 第46-60页 |
| 4.5.1 仿真场景 | 第46-47页 |
| 4.5.2 关键参数说明 | 第47页 |
| 4.5.3 同步仿真结果测试 | 第47-55页 |
| 4.5.4 容错测试方案与测试结果 | 第55-60页 |
| 4.6 本章小结 | 第60-62页 |
| 5 关键模块硬件实现与仿真 | 第62-69页 |
| 5.1 SM模块硬件设计 | 第62-65页 |
| 5.1.1 功能分析 | 第62页 |
| 5.1.2 模块分析 | 第62-64页 |
| 5.1.3 设计参数与阈值设置 | 第64-65页 |
| 5.2 关键模块功能仿真 | 第65-68页 |
| 5.3 本章小结 | 第68-69页 |
| 6 结论 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 作者简历及攻读硕士/博士学位期间取得的研究成果 | 第72-74页 |
| 学位论文数据集 | 第74页 |
