| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 引言 | 第9-11页 |
| 1.2 本文工作 | 第11-12页 |
| 第二章 基于IP复用的集成电路设计 | 第12-18页 |
| 2.1 集成电路的设计 | 第12-16页 |
| 2.1.1 集成电路的设计流程 | 第12-16页 |
| 2.2 基于IP核的设计重用 | 第16-17页 |
| 2.2.1 IP核的概念及分类 | 第16-17页 |
| 2.2.2 基于IP核设计的优点 | 第17页 |
| 2.3 本章小结 | 第17-18页 |
| 第三章 模拟集成电路的设计重用技术 | 第18-27页 |
| 3.1 模拟电路的IP复用 | 第18-19页 |
| 3.2 基于晶体管尺寸缩放的设计重用 | 第19-23页 |
| 3.2.1 基于两阶MOS模型的尺寸缩放 | 第20-21页 |
| 3.2.2 基于ACM模型的尺寸缩放 | 第21-23页 |
| 3.3 基于小信号等效电路参数优化匹配的设计重用 | 第23-26页 |
| 3.4 本章小结 | 第26-27页 |
| 第四章 基于关键参数匹配的设计重用 | 第27-30页 |
| 4.1 基本思想 | 第27-28页 |
| 4.2 关键参数匹配方程 | 第28-29页 |
| 4.3 本章小结 | 第29-30页 |
| 第五章 电路移植实例 | 第30-53页 |
| 5.1 两级CMOS运算放大器电路的设计重用 | 第30-38页 |
| 5.1.1 0.35μm/3.3V至 0.18μm/3.3V的设计移植 | 第31-34页 |
| 5.1.2 0.35μm/3.3V至 0.18μm/1.8V的设计移植 | 第34-36页 |
| 5.1.3 0.35μm/3.3V至 0.18μm/1.8V负载电容比例缩放的设计移植 | 第36-38页 |
| 5.2 单端输出折叠式共源共栅放大器的设计重用 | 第38-46页 |
| 5.2.1 0.35μm/3.3V至 0.18μm/3.3V的设计移植 | 第39-42页 |
| 5.2.2 0.35μm/3.3V至 0.18μm/1.8V的设计移植 | 第42-44页 |
| 5.2.3 0.35μm/3.3V至 0.18μm/1.8V负载电容比例缩放的设计移植 | 第44-46页 |
| 5.3 全差分式折叠共源共栅运算放大器的设计重用 | 第46-52页 |
| 5.3.1 0.35μm/3.3V至 0.18μm/1.8V的设计移植 | 第47-50页 |
| 5.3.2 0.35μm/3.3V至 0.18μm/1.8V负载电容比例缩放的设计移植 | 第50-52页 |
| 5.4 本章小结 | 第52-53页 |
| 第六章 总结 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-59页 |
