Matrix2可配置标量数据存储器的设计及实现
| 摘要 | 第1-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-22页 |
| ·研究背景与课题意义 | 第12-16页 |
| ·多核成为高性能DSP发展主流 | 第12-15页 |
| ·项目背景与意义 | 第15-16页 |
| ·DSP片上存储结构研究 | 第16-20页 |
| ·层次化存储 | 第16-18页 |
| ·便签式存储 | 第18-20页 |
| ·本文所做的主要工作 | 第20-21页 |
| ·论文的组织结构 | 第21-22页 |
| 第二章 Matrix2标量存储器总体设计 | 第22-32页 |
| ·Matrix2结构概述 | 第22-23页 |
| ·标量存储器总体设计 | 第23-26页 |
| ·标量存储器设计需求 | 第24页 |
| ·标量存储器总体结构 | 第24-26页 |
| ·标量访存指令的设计 | 第26-31页 |
| ·指令寻址模式设计 | 第26-27页 |
| ·标量访存指令功能 | 第27-29页 |
| ·标量指令格式编码 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 可配置流水线的设计与控制 | 第32-57页 |
| ·标量访存流水线设计 | 第32-35页 |
| ·标量访存流水线划分 | 第32-33页 |
| ·标量访存功能模块 | 第33-35页 |
| ·标量访存控制器 | 第35-41页 |
| ·SMC控制实现 | 第36-39页 |
| ·SMC容错机制 | 第39-41页 |
| ·可配置存储体设计与模式切换 | 第41-46页 |
| ·Cache/SRAM存储体结构设计 | 第41-44页 |
| ·配置模式切换设计 | 第44-46页 |
| ·SRAM流水线设计 | 第46-53页 |
| ·SRAM总体结构与功能概述 | 第46-47页 |
| ·SRAM访存流水线设计 | 第47-48页 |
| ·SRAM访存仲裁控制器 | 第48-51页 |
| ·SRAM访存性能评估 | 第51-53页 |
| ·外设访存流水线设计 | 第53-55页 |
| ·本章小结 | 第55-57页 |
| 第四章 L1DCache的设计与实现 | 第57-70页 |
| ·L1DCache总体设计 | 第57-59页 |
| ·L1DCache流水线设计 | 第59-63页 |
| ·访存命中判断 | 第59-61页 |
| ·可配置Un-Cacheable访存 | 第61-62页 |
| ·请求缺失处理 | 第62-63页 |
| ·可编程的数据一致性维护机制 | 第63-67页 |
| ·可编程的数据一致性维护机制 | 第63-64页 |
| ·支持访存和作废管理的并行硬件结构 | 第64-67页 |
| ·写回效率比较 | 第67-68页 |
| ·本章小结 | 第68-70页 |
| 第五章 功能验证与逻辑综合 | 第70-84页 |
| ·功能验证概述 | 第70-71页 |
| ·模块级功能验证 | 第71-76页 |
| ·搭建测试平台 | 第71-72页 |
| ·功能点验证 | 第72-76页 |
| ·系统级功能验证 | 第76-80页 |
| ·逻辑综合与优化 | 第80-83页 |
| ·本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| ·论文总结 | 第84-85页 |
| ·工作展望 | 第85-86页 |
| 致谢 | 第86-88页 |
| 参考文献 | 第88-92页 |
| 作者在学期间取得的学术成果 | 第92页 |
