用于低功耗蓝牙的频率合成器关键模块设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 研究内容与设计指标 | 第12-13页 |
| 1.3.1 研究内容 | 第12-13页 |
| 1.3.2 设计指标 | 第13页 |
| 1.4 论文组织结构 | 第13-15页 |
| 第二章 小数锁相环型频率合成器概述 | 第15-35页 |
| 2.1 频率合成器的常见结构及基本原理 | 第15-21页 |
| 2.1.1 直接式频率合成器 | 第15-16页 |
| 2.1.2 锁相(间接)式频率合成器 | 第16-17页 |
| 2.1.3 ∑△锁相环型频率合成器 | 第17-21页 |
| 2.2 小数锁相环型频率合成器的性能指标 | 第21-25页 |
| 2.2.1 相位噪声和抖动 | 第21-24页 |
| 2.2.2 杂散 | 第24-25页 |
| 2.2.3 调谐范围和频率分辨率 | 第25页 |
| 2.2.4 锁定时间 | 第25页 |
| 2.3 小数锁相环型频率合成器的结构设计 | 第25-31页 |
| 2.3.1 结构确定 | 第25-28页 |
| 2.3.2 环路参数设计 | 第28-31页 |
| 2.4 小数频率合成器的相位噪声模型 | 第31-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第三章 PFD/CP模块的设计和前仿真 | 第35-51页 |
| 3.1 PFD/CP模块工作原理 | 第35页 |
| 3.2 鉴频鉴相器的设计 | 第35-39页 |
| 3.2.1 鉴频鉴相器电路的工作原理 | 第35-36页 |
| 3.2.2 鉴频鉴相器电路的常见结构 | 第36-37页 |
| 3.2.3 鉴频鉴相器电路的设计 | 第37-39页 |
| 3.3 电荷泵的设计 | 第39-48页 |
| 3.3.1 电荷泵电路的非理想特性 | 第39-41页 |
| 3.3.2 电荷泵电路的常见结构 | 第41-42页 |
| 3.3.3 电荷泵电路的设计 | 第42-48页 |
| 3.4 PFD/CP模块前仿真 | 第48-49页 |
| 3.5 本章小结 | 第49-51页 |
| 第四章 小数分频器模块的设计和前仿真 | 第51-63页 |
| 4.1 小数分频器的整体结构 | 第51-52页 |
| 4.2 预分频器的设计 | 第52-55页 |
| 4.2.1 缓冲器的设计 | 第52-53页 |
| 4.2.2 固定二分频电路 | 第53-54页 |
| 4.2.3 I、Q差分信号产生模块 | 第54-55页 |
| 4.3 多模可编程分频器的设计 | 第55-56页 |
| 4.4 ∑△调制器的设计 | 第56-60页 |
| 4.4.1 ∑△调制器整体结构 | 第56-57页 |
| 4.4.2 高速累加器的设计 | 第57-58页 |
| 4.4.3 误差抵消电路的设计 | 第58页 |
| 4.4.4 ∑△调制器的时钟优化 | 第58-60页 |
| 4.5 小数分频器电路联合前仿真 | 第60-61页 |
| 4.5.1 预分频器前仿真 | 第60页 |
| 4.5.2 可编程分频器和调制器仿真联合前仿真 | 第60-61页 |
| 4.6 本章小结 | 第61-63页 |
| 第五章 版图设计与后仿真 | 第63-71页 |
| 5.1 PFD/CP模块后仿结果与性能分析 | 第63-65页 |
| 5.2 小数分频器模块后仿结果与性能分析 | 第65-67页 |
| 5.3 系统仿真验证 | 第67-68页 |
| 5.4 本章小结 | 第68-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79页 |
