| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-15页 |
| ·数字通信系统与信道编码理论 | 第9-12页 |
| ·数字通信系统 | 第9-10页 |
| ·信道编码理论及其发展 | 第10-12页 |
| ·LDPC 码的研究价值与发展 | 第12-13页 |
| ·LDPC 码的研究价值 | 第12页 |
| ·LDPC 码的发展 | 第12-13页 |
| ·LDPC 码的发展 | 第13-14页 |
| ·论文的各章节安排及内容 | 第14-15页 |
| 2 LDPC 码的基本原理和编码算法 | 第15-28页 |
| ·LDPC 码的基本原理 | 第15-19页 |
| ·线性分组码 | 第15页 |
| ·LDPC 码的定义 | 第15-18页 |
| ·规则 LDPC 码和非规则 LDPC 码 | 第18-19页 |
| ·LDPC 码编码 | 第19-21页 |
| ·LDPC 码的构造方法 | 第21-27页 |
| ·Gallager 构造法 | 第21-22页 |
| ·Mackay 构造法 | 第22-23页 |
| ·PEG 构造法 | 第23-24页 |
| ·校验矩阵的有限几何构造法 | 第24-25页 |
| ·基于置换矩阵的准循环 LDPC 码构造法 | 第25-26页 |
| ·基于 RS 码构造的 LDPC 码 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 3 LDPC 码译码性能研究 | 第28-52页 |
| ·硬判决译码算法 | 第28-36页 |
| ·比特翻转译码算法(BF) | 第28-30页 |
| ·加权比特翻转(WBF)译码算法 | 第30-33页 |
| ·改进的加权比特翻转(IWBF)算法 | 第33-34页 |
| ·基于多个比特翻转的改进 IWBF 译码算法 | 第34-35页 |
| ·LDPC 码硬判决译码算法基于误码率与译码复杂度的分析 | 第35-36页 |
| ·LDPC 码软判决译码算法 | 第36-44页 |
| ·置信传播算法(BP) | 第36-37页 |
| ·概率 BP 译码算法 | 第37-41页 |
| ·LLR BP 算法 | 第41-44页 |
| ·对 LLR BP 算法的改进 | 第44-50页 |
| ·仿真结果 | 第48-50页 |
| ·本章小结 | 第50-52页 |
| 4 基于 FPGA 的 LDPC 码译码器的设计 | 第52-64页 |
| ·FPGA 开发平台及设计流程 | 第52-56页 |
| ·FPGA 概述 | 第52-53页 |
| ·FPGA 器件选择 | 第53-54页 |
| ·verilog HDL 硬件描述语言简介 | 第54-55页 |
| ·FPGA 设计流程 | 第55-56页 |
| ·LDPC 码译码器的 FPGA 实现的整体设计 | 第56-57页 |
| ·LDPC 码译码模块各功能模块设计 | 第57-62页 |
| ·译码器设计流程图及时序仿真 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 5 总结与展望 | 第64-66页 |
| ·总结全文 | 第64页 |
| ·展望 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 附录 攻读硕士期间发表的论文 | 第70-71页 |