LDPC码的随机译码研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·信道编码发展历程 | 第7-8页 |
| ·LDPC 码的发展史 | 第8-9页 |
| ·随机译码的研究背景及现状 | 第9-10页 |
| ·本文研究工作及内容安排 | 第10-13页 |
| 第二章 LDPC 码及随机译码基础介绍 | 第13-25页 |
| ·LDPC 码 | 第13-14页 |
| ·LDPC 码的译码算法 | 第14-16页 |
| ·概率域上的和积算法 | 第14-15页 |
| ·最小和译码算法 | 第15-16页 |
| ·归一化最小和译码算法 | 第16页 |
| ·随机计算基础 | 第16-18页 |
| ·随机数的产生 | 第16-17页 |
| ·常见的随机运算 | 第17-18页 |
| ·早期的随机译码算法 | 第18-24页 |
| ·随机算法的变量节点运算 | 第19-20页 |
| ·随机算法的校验节点 | 第20页 |
| ·译码判决 | 第20-21页 |
| ·随机数的产生 | 第21页 |
| ·随机译码算法总结 | 第21-22页 |
| ·锁存问题 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 随机算法的改进 | 第25-41页 |
| ·边存储器 | 第25-29页 |
| ·EM 的引入 | 第25-26页 |
| ·子节点表示 | 第26-27页 |
| ·NDS 系数 | 第27页 |
| ·变量节点设计 | 第27-29页 |
| ·预测追踪存储器 | 第29-32页 |
| ·TFM 结构 | 第30页 |
| ·简化 TFM 结构 | 第30-32页 |
| ·基于加减法的 TFM 结构 | 第32页 |
| ·基于大数逻辑的预测追踪存储器 | 第32-35页 |
| ·MTFM 介绍 | 第32-33页 |
| ·MTFM 的结构 | 第33页 |
| ·MTFM 的简化结构 | 第33-35页 |
| ·改进的基于大数逻辑的边存储器 | 第35-36页 |
| ·仿真结果分析 | 第36-40页 |
| ·性能分析 | 第36-40页 |
| ·收敛速率分析 | 第40页 |
| ·本章小结 | 第40-41页 |
| 第四章 高速并行 LDPC 编码器的实现 | 第41-49页 |
| ·准循环 LDPC 码介绍 | 第41-42页 |
| ·准循环 LDPC 码的编码 | 第42-46页 |
| ·准循环 LDPC 码的编码算法 | 第42-43页 |
| ·准循环 LDPC 码的编码结构设计 | 第43-46页 |
| ·硬件设计及结果分析 | 第46-48页 |
| ·编码器实现总体设计 | 第46页 |
| ·结果验证和分析 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 结束语 | 第49-51页 |
| 致谢 | 第51-53页 |
| 参考文献 | 第53-57页 |
