| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-13页 |
| ·研究背景与研究意义 | 第8-9页 |
| ·国内外研究现状 | 第9-11页 |
| ·本文主要工作 | 第11-12页 |
| ·本文的章节安排 | 第12-13页 |
| 第二章 FPGA设计基础 | 第13-19页 |
| ·FPGA及其设计流程 | 第13-16页 |
| ·硬件描述语言 | 第16-17页 |
| ·开发和仿真环境 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 DDR2-SDRAM的基本操作 | 第19-28页 |
| ·芯片介绍 | 第19-20页 |
| ·主要接口信号 | 第20-21页 |
| ·DDR2-SDRAM的初始化 | 第21-23页 |
| ·DDR2-SDRAM的初始化过程 | 第21页 |
| ·模式寄存器的配置 | 第21-22页 |
| ·外部模式寄存器的配置 | 第22-23页 |
| ·DDR2-SDRAM的访问操作指令 | 第23-26页 |
| ·DDR2的操作原理 | 第24-25页 |
| ·附加延迟AL的设定 | 第25页 |
| ·行有效与列寻址 | 第25-26页 |
| ·DDR2-SDRAM的读/写时序 | 第26-27页 |
| ·读操作 | 第26-27页 |
| ·写操作 | 第27页 |
| ·本章小结 | 第27-28页 |
| 第四章 DDR2-SDRAM控制器的设计 | 第28-50页 |
| ·系统架构 | 第28页 |
| ·FPGA设计原理图 | 第28-37页 |
| ·关键信号说明 | 第29-31页 |
| ·时钟产生模块 | 第31-36页 |
| ·DDR2控制器接口 | 第36-37页 |
| ·基础架构模块的实现 | 第37-38页 |
| ·状态控制单元的实现 | 第38-43页 |
| ·物理层控制单元的实现 | 第43-44页 |
| ·用户接口单元及数据通路模块的实现 | 第44-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 DDR2-SDRAM控制器设计的验证与分析 | 第50-58页 |
| ·FPGA实现 | 第50-53页 |
| ·仿真与分析 | 第53-57页 |
| ·初始化模块仿真 | 第54-55页 |
| ·控制器接口仿真 | 第55-56页 |
| ·运行结果仿真 | 第56-57页 |
| ·实时性分析 | 第57页 |
| ·本章小结 | 第57-58页 |
| 第六章 总结与展望 | 第58-60页 |
| ·总结 | 第58-59页 |
| ·展望 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-62页 |