基于FPGA的高速低误码率传输系统的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| ·研究背景和意义 | 第12-13页 |
| ·国内外研究现状 | 第13-16页 |
| ·高速串行接口简介及研究现状 | 第13-15页 |
| ·低误码率技术简介及研究现状 | 第15-16页 |
| ·文章 结构 | 第16-17页 |
| 第二章 系统总体设计 | 第17-33页 |
| ·系统需求分析 | 第17-18页 |
| ·系统设计指标 | 第17页 |
| ·系统需求分析 | 第17-18页 |
| ·系统总体架构设计 | 第18-19页 |
| ·相关技术分析 | 第19-28页 |
| ·PCI Express技术分析 | 第19-22页 |
| ·Aurora协议分析 | 第22-28页 |
| ·高速串行传输中误码产生原因分析 | 第28-32页 |
| ·误码产生的原因 | 第28-29页 |
| ·时钟抖动与传输误码关系 | 第29-31页 |
| ·降低时钟抖动的方法 | 第31-32页 |
| ·本章 小结 | 第32-33页 |
| 第三章 硬件设计 | 第33-49页 |
| ·光纤传输模块设计 | 第33-36页 |
| ·模块选型及设计 | 第33-35页 |
| ·光纤连接器的选择 | 第35-36页 |
| ·时钟模块设计 | 第36-38页 |
| ·DDRII缓存模块设计 | 第38-40页 |
| ·电源模块设计 | 第40-41页 |
| ·FPGA电路设计 | 第41-45页 |
| ·FPGA的选型 | 第41-42页 |
| ·FPGA的配置 | 第42-43页 |
| ·FPGA的Rocket I/O设计 | 第43-45页 |
| ·PCB设计 | 第45-48页 |
| ·FPGA的分布式电源系统（PDS）设计 | 第45-46页 |
| ·去耦电容的选择 | 第46-47页 |
| ·FPGA电源系统叠层设计 | 第47-48页 |
| ·本章 小结 | 第48-49页 |
| 第四章 FPGA逻辑设计 | 第49-60页 |
| ·顶层模块设计 | 第49-50页 |
| ·时钟控制模块 | 第50-55页 |
| ·时钟芯片控制单元设计 | 第50-53页 |
| ·FPGA内部时钟信号的走线设计 | 第53-54页 |
| ·时钟补偿模块设计 | 第54-55页 |
| ·Aurora发送模块 | 第55-57页 |
| ·数据生成模块设计 | 第56页 |
| ·发送时序设计 | 第56-57页 |
| ·Aurora接收模块 | 第57-59页 |
| ·数据检测模块设计 | 第58页 |
| ·利用FIFO生成接收端的接收时序 | 第58-59页 |
| ·本章 小结 | 第59-60页 |
| 第五章 仿真测试与分析 | 第60-70页 |
| ·基本功能测试 | 第60-62页 |
| ·PCIE IP Core测试 | 第60-61页 |
| ·光纤传输测试 | 第61-62页 |
| ·资源占用情况 | 第62页 |
| ·整体功能测试 | 第62-69页 |
| ·测试环境 | 第62-63页 |
| ·速度测试 | 第63-64页 |
| ·误码率测试 | 第64-69页 |
| ·本章 小结 | 第69-70页 |
| 第六章 结束语 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75-76页 |
| 附录A PCB板图 | 第76-77页 |
| 附录B PCB板图 | 第77-78页 |
| 附录C 系统实物图 | 第78页 |
