| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·概述 | 第10-11页 |
| ·项目来源及意义 | 第11页 |
| ·研究内容及创新点 | 第11-12页 |
| ·论文组织结构 | 第12-14页 |
| 第二章 SCI/RT协议及其标准综述 | 第14-20页 |
| ·SCI协议 | 第14-16页 |
| ·SCI节点结构及运行机制 | 第14-15页 |
| ·SCI环的拓扑结构 | 第15页 |
| ·SCI协议对实时任务支持的不足之处 | 第15-16页 |
| ·实时控制系统和实时通信网络特点 | 第16-17页 |
| ·SCI/RT的基本特点和标准 | 第17-20页 |
| ·SCI/RT协议特点 | 第17页 |
| ·SCI/RT协议标准 | 第17-20页 |
| 第三章 数字系统硬件开发基础 | 第20-34页 |
| ·数字系统硬件设计概述 | 第20-22页 |
| ·传统的硬件电路设计方法 | 第20-21页 |
| ·用硬件描述语言(HDL)的硬件电路设计方法 | 第21页 |
| ·IP核 | 第21-22页 |
| ·FPGA简介 | 第22-27页 |
| ·FPGA概述 | 第23-25页 |
| ·FPGA设计流程 | 第25-27页 |
| ·Xilinx SOPC集成开发环境EDK | 第27-30页 |
| ·EDK概述 | 第27页 |
| ·EDK系统描述文件 | 第27-28页 |
| ·EDK开发流程 | 第28-30页 |
| ·通信卡硬件开发平台 | 第30-34页 |
| ·通信卡硬件结构 | 第30页 |
| ·Virtex-Ⅱ Pro FPGA芯片 | 第30-32页 |
| ·SFP光收发模块 | 第32页 |
| ·时钟产生模块 | 第32页 |
| ·FPGA的配置及ISP配置PROM | 第32-34页 |
| 第四章 SCI/RT接口硬件的总体设计 | 第34-46页 |
| ·SCI/RT接口卡总体逻辑划分 | 第34-35页 |
| ·PowerPC 405处理器嵌入式系统 | 第35-39页 |
| ·CoreConnect总线和CPCI总线 | 第35-36页 |
| ·系统地址空间分配 | 第36页 |
| ·OPB-PCI桥 | 第36-39页 |
| ·SCI/RT接口 | 第39-46页 |
| ·接收存储器(RxBram)和发送存储器(TxBram) | 第39页 |
| ·旁路FIFO | 第39-40页 |
| ·地址解码和MUX | 第40页 |
| ·状态管理寄存器 | 第40-41页 |
| ·Aurora核通信模块 | 第41-46页 |
| 第五章 SCI/RT接口硬件详细设计及实现 | 第46-60页 |
| ·设计中使用的传输帧的类型和格式 | 第46-50页 |
| ·初始化数据帧格式 | 第46-48页 |
| ·文件数据帧格式 | 第48-49页 |
| ·文件传输过程 | 第49-50页 |
| ·SCI/RT接口的具体实现 | 第50-56页 |
| ·Aurora核的实现 | 第51-52页 |
| ·状态管理寄存器的实现 | 第52页 |
| ·接收和发送存储器的实现 | 第52-53页 |
| ·旁路FIFO的实现 | 第53-54页 |
| ·地址解码和MUX的实现 | 第54-56页 |
| ·SCI/RT接口的工作流程 | 第56-60页 |
| ·寻找接收方 | 第56页 |
| ·发送数据 | 第56-57页 |
| ·转发数据 | 第57页 |
| ·接收数据 | 第57-58页 |
| ·发送结束传输包 | 第58-60页 |
| 第六章 系统通信综合测试及性能分析 | 第60-72页 |
| ·通信卡驱动程序的开发 | 第60-65页 |
| ·WDM驱动开发环境介绍 | 第61-62页 |
| ·WDM驱动程序的实现 | 第62-65页 |
| ·通信卡应用程序的开发 | 第65-66页 |
| ·系统测试及Chipscope验证 | 第66-72页 |
| ·Chipscope验证 | 第67-71页 |
| ·仿真结果分析 | 第71-72页 |
| 第七章 结束语 | 第72-74页 |
| ·工作总结 | 第72页 |
| ·存在的问题及今后改进方向 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 攻读硕士学位期间发表的论文 | 第76-78页 |
| 致谢 | 第78页 |