射频功率放大器数字预失真算法的研究和实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·课题背景 | 第8页 |
| ·历史回顾 | 第8-9页 |
| ·课题工作介绍和本文安排 | 第9-11页 |
| 第二章 预失真相关理论介绍 | 第11-21页 |
| ·非线性系统 | 第11-13页 |
| ·非线性失真 | 第11-12页 |
| ·功率放大器介绍 | 第12-13页 |
| ·线性化常见方法 | 第13-17页 |
| ·前馈法 | 第13-14页 |
| ·笛卡儿负反馈法 | 第14页 |
| ·功率合成法 | 第14-15页 |
| ·预失真法 | 第15-17页 |
| ·功放模型提取 | 第17-19页 |
| ·多项式法 | 第17-18页 |
| ·Volterra 级数法和V 向量代数 | 第18-19页 |
| ·数字预失真设计考虑 | 第19-21页 |
| 第三章 系统设计 | 第21-26页 |
| ·方案讨论 | 第21-22页 |
| ·DPD 关键模块设计 | 第22-26页 |
| 第四章 数字基带预失真的硬件实现 | 第26-44页 |
| ·芯片选取和版图设计 | 第26-34页 |
| ·Cyclone II FPGA | 第27-29页 |
| ·AD | 第29-30页 |
| ·DA | 第30-31页 |
| ·MCU | 第31-32页 |
| ·Power | 第32页 |
| ·布线和布局考虑 | 第32-34页 |
| ·FPGA 设计 | 第34-38页 |
| ·FPGA 内部算法实现部分总体介绍 | 第35-36页 |
| ·地址产生模块实现 | 第36-37页 |
| ·复数乘法模块 | 第37-38页 |
| ·训练序列和反馈信号处理模块 | 第38页 |
| ·控制部分设计 | 第38-39页 |
| ·算法实现 | 第39-44页 |
| ·同步 | 第39-40页 |
| ·线性增益和环路延时的校正 | 第40-41页 |
| ·功放模型拟合以及插值 | 第41-42页 |
| ·迭代训练 | 第42-44页 |
| 第五章 数字预失真实验平台测试 | 第44-49页 |
| ·连通性测试 | 第44-45页 |
| ·CDMA2000 信号测试 | 第45-46页 |
| ·9 码道 CDMA2000 信号对比测试 | 第45-46页 |
| ·单码道 CDMA2000 信号测试 | 第46页 |
| ·WCDMA 信号测试 | 第46-49页 |
| ·单码道 WCDMA 信号测试 | 第46-47页 |
| ·64 码道 WCDMA 信号测试 | 第47页 |
| ·多载波 64 码道 WCDMA 信号测试 | 第47-49页 |
| 第六章 课题总结 | 第49-50页 |
| ·课题小结 | 第49页 |
| ·仍需改善的地方 | 第49-50页 |
| 致谢 | 第50-51页 |
| 参考文献 | 第51页 |
