| 学位论文独创性声明 | 第1页 |
| 学位论文使用授权声明 | 第2-6页 |
| 中文摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第一章 引言 | 第8-11页 |
| 第二章 RISC-CPU 的架构设计 | 第11-19页 |
| ·计算机体系结构 | 第11页 |
| ·RISC-CPU 基本架构 | 第11-13页 |
| ·RISC-CPU 的功能及模块的划分 | 第13-15页 |
| ·RISC-CPU 指令集 | 第15-16页 |
| ·RISC-CPU 的状态时序和控制信号 | 第16-19页 |
| 第三章 八位RISC-CPU 设计实现 | 第19-70页 |
| ·八位RISC-CPU 各个子模块的功能和设计思想 | 第19-28页 |
| ·时钟发生器 | 第20-21页 |
| ·指令寄存器 | 第21-22页 |
| ·累加器 | 第22-23页 |
| ·算术运算器 | 第23-25页 |
| ·数据输出控制器 | 第25-26页 |
| ·地址多路器 | 第26页 |
| ·程序计数器 | 第26-27页 |
| ·状态控制器 | 第27-28页 |
| ·功能仿真 | 第28-33页 |
| ·NC-Verilog 仿真工具介绍 | 第28-29页 |
| ·NC-Verilog 仿真工具操作流程（命令界面操作） | 第29-30页 |
| ·RISC-CPU 模块的功能仿真 | 第30-33页 |
| ·逻辑综合设计 | 第33-44页 |
| ·逻辑综合的概念 | 第33-34页 |
| ·逻辑综合基本流程 | 第34-38页 |
| ·定义综合库（Specify Libraries） | 第34-35页 |
| ·读入RTL 设计（Read Design） | 第35页 |
| ·定义综合的环境约束（Define Design Environment） | 第35-36页 |
| ·定义设计约束(Set Design Constraints) | 第36-37页 |
| ·选择综合策略(Select Compile Strategy) | 第37页 |
| ·综合优化处理 | 第37页 |
| ·分析并解决设计问题 | 第37-38页 |
| ·保存综合后的网表 | 第38页 |
| ·RISC-CPU 逻辑综合设计实现 | 第38-41页 |
| ·RISC-CPU 综合设计所出现的问题 | 第41-44页 |
| ·RISC-CPU 综合设计总结 | 第44页 |
| ·RISC-CPU时序仿真 | 第44-46页 |
| ·布局布线 | 第46-61页 |
| ·SoC Encounter简介 | 第47页 |
| ·SoC Encounter 设计流程概要 | 第47-52页 |
| ·设计输入（Design Import） | 第47-48页 |
| ·Floor Planning & Power Planning | 第48页 |
| ·布局(Placement) | 第48-49页 |
| ·时钟树插入(Clock Tree Synthesis) | 第49-50页 |
| ·布线(Route) | 第50页 |
| ·RC 提取(RC Extraction)和静态时序分析（STA） | 第50-51页 |
| ·In-Place Optimization(IPO) | 第51页 |
| ·电源分析(Power Analysis) | 第51-52页 |
| ·验证（Verify） | 第52页 |
| ·导出GDSII 文件网表文件 | 第52页 |
| ·RISC-CPU 布局布线 | 第52-61页 |
| ·设计输入（Design Import） | 第52-54页 |
| ·初始化布局 | 第54-55页 |
| ·Specify Floorplan | 第54页 |
| ·Power Planning | 第54-55页 |
| ·Global Net Connections | 第55页 |
| ·Sroute | 第55-56页 |
| ·Place | 第56-57页 |
| ·插入时钟树(Clock Tree Synthesis) | 第57页 |
| ·Route | 第57-59页 |
| ·插入Filler 单元 | 第59-60页 |
| ·验证（Verify） | 第60页 |
| ·输出GDSII 文件和网表文件 | 第60-61页 |
| ·集成电路版图验证 | 第61-70页 |
| ·Calibre工具简介 | 第61-63页 |
| ·Calibre DRC 简介 | 第61-62页 |
| ·Calibre LVS 简介 | 第62-63页 |
| ·版图验证流程 | 第63-70页 |
| ·DRC检查 | 第64-66页 |
| ·准备DRC源文件 | 第64页 |
| ·DRC步骤 | 第64-66页 |
| ·LVS检查 | 第66-70页 |
| ·单元结构类型 | 第66-67页 |
| ·LVS的错误类型 | 第67页 |
| ·准备LVS源文件 | 第67-68页 |
| ·LVS步骤 | 第68-70页 |
| 总结 | 第70-71页 |
| 参考文献 | 第71-72页 |
| 附录 | 第72-77页 |
| 攻读学位期间公开发表的论文 | 第77-78页 |
| 致谢 | 第78-79页 |
| 中文详细摘要 | 第79-81页 |
