| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·论文选题的背景和意义 | 第7-8页 |
| ·固态存储器研究的历史及现状 | 第8-11页 |
| ·国外固态存储器的研制和发展状况 | 第8-10页 |
| ·国内固态存储器的研制和发展状况 | 第10-11页 |
| ·本文的研究内容和工作安排 | 第11-13页 |
| 第二章 高速大容量固态存储系统的设计 | 第13-19页 |
| ·系统分析 | 第13页 |
| ·SAMSUNG公司FLASH芯片K9K4G08U0M的介绍 | 第13-16页 |
| ·FPGA芯片的介绍 | 第16页 |
| ·A/D变换器的选择 | 第16-17页 |
| ·高速大容量固态存储器的总体设计 | 第17-19页 |
| ·系统组成 | 第17-18页 |
| ·系统性能参数 | 第18-19页 |
| 第三章 并行存储板的设计 | 第19-31页 |
| ·并行存储板的组成 | 第19-21页 |
| ·FPGA内FIFO的设计 | 第21-22页 |
| ·无效块信息模块的设计 | 第22-24页 |
| ·无效块的识别 | 第22-24页 |
| ·数据写入设计 | 第24-26页 |
| ·一页写的时序 | 第24-25页 |
| ·写操作中流水技术的应用 | 第25-26页 |
| ·数据回放设计 | 第26-27页 |
| ·一页读的时序 | 第26页 |
| ·数据读出的设计 | 第26-27页 |
| ·数据擦除 | 第27-28页 |
| ·EPP接口设计 | 第28-30页 |
| ·EPP接口电路设计 | 第28-29页 |
| ·并行存储板的EPP设计 | 第29-30页 |
| ·本章小节 | 第30-31页 |
| 第四章 系统其他部分的设计 | 第31-43页 |
| ·缓存定时板的设计 | 第31-33页 |
| ·设计缓存定时板的目的和意义 | 第31页 |
| ·缓存定时板的设计 | 第31-33页 |
| ·模数变换板的设计 | 第33-37页 |
| ·计算机软件的设计 | 第37-43页 |
| 第五章 系统调试与结果 | 第43-49页 |
| ·EPP口的调试 | 第43页 |
| ·系统调试及结果 | 第43-49页 |
| ·并行存储板的调试 | 第43-46页 |
| ·系统联调结果 | 第46-49页 |
| 第六章 总结与展望 | 第49-51页 |
| ·总结 | 第49页 |
| ·展望 | 第49-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 作者在读期间发表的论文 | 第54-55页 |