基于32位MIPS架构的双发射流水线逻辑设计
| 摘 要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 引言 | 第10-19页 |
| ·RISC 与流水线处理 | 第10-14页 |
| ·MIPS 架构及其特点 | 第14-16页 |
| ·计算机设计的研究现状与发展趋势 | 第16-17页 |
| ·我国在CPU 设计领域的现状 | 第17-18页 |
| ·本文的主要内容与结构安排 | 第18-19页 |
| 第二章 32 位MIPS 流水线方案研究 | 第19-34页 |
| ·32 位 MIPS 处理器系统结构 | 第19-25页 |
| ·处理器特性 | 第19-20页 |
| ·MIPS 的寄存器 | 第20页 |
| ·指令集概况 | 第20-22页 |
| ·MIPS 的系统控制协处理器（CP0） | 第22-24页 |
| ·存储管理系统 | 第24-25页 |
| ·MIPS 流水线结构分析 | 第25-28页 |
| ·双发射MIPS 流水线 | 第28-34页 |
| ·超标量结构 | 第28-29页 |
| ·发射策略 | 第29-30页 |
| ·控制相关 | 第30-31页 |
| ·数据相关 | 第31-34页 |
| 第三章 双发射流水线逻辑设计 | 第34-64页 |
| ·IF 阶段 | 第34-37页 |
| ·计算指令地址 | 第34-36页 |
| ·取指令及流水线处理 | 第36-37页 |
| ·ID 阶段 | 第37-52页 |
| ·指令译码 | 第38-45页 |
| ·数据相关 | 第45-49页 |
| ·读操作数 | 第49-50页 |
| ·分支指令 | 第50-51页 |
| ·流水线处理 | 第51-52页 |
| ·EXE 阶段 | 第52-56页 |
| ·ALU 运算 | 第52-54页 |
| ·数据相关控制信号 | 第54-55页 |
| ·流水线处理 | 第55-56页 |
| ·MEM 阶段 | 第56-59页 |
| ·存储器与CP0 操作 | 第56-57页 |
| ·数据相关控制信号 | 第57-58页 |
| ·流水线处理 | 第58-59页 |
| ·WB 阶段 | 第59-63页 |
| ·写入寄存器堆 | 第59-61页 |
| ·寄存器 HI 与寄存器 LO 的写入 | 第61-63页 |
| ·完整的流水线 | 第63-64页 |
| 第四章 时序仿真结果 | 第64-80页 |
| ·IF 阶段 | 第64-67页 |
| ·ID 阶段 | 第67-72页 |
| ·EXE 阶段 | 第72-75页 |
| ·MEM 阶段 | 第75-78页 |
| ·WB 阶段 | 第78-80页 |
| 第五章 结论 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 在学期间研究成果 | 第87页 |
