| 目录 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第7-10页 |
| 1．1 引言 | 第7页 |
| 1．2 EDA技术发展综述 | 第7-8页 |
| 1．3 本文的研究背景及其意义 | 第8-9页 |
| 1．4 课题主要完成的工作 | 第9-10页 |
| 第二章 VHDL语言及SOC技术 | 第10-22页 |
| 2．1 概述 | 第10页 |
| 2．2 VHDL语言 | 第10-15页 |
| 2．2．1 VHDL语言简介 | 第10-11页 |
| 2．2．2 VHDL与Verilog HDL | 第11-12页 |
| 2．2．3 VHDL语言的特点 | 第12-13页 |
| 2．2．4 VHDL程序设计 | 第13-15页 |
| 2．3 SoC技术 | 第15-19页 |
| 2．3．1 SoC概述 | 第15-16页 |
| 2．3．2 SoC技术的优缺点 | 第16-17页 |
| 2．3．3 简单设计流程 | 第17-19页 |
| 2．4 Quartus II简介 | 第19-21页 |
| 2．5 本章小结 | 第21-22页 |
| 第三章 频率测量 | 第22-29页 |
| 3．1 常用频率测量方法及其误差分析 | 第22-28页 |
| 3．1．1 直接测频法 | 第22-24页 |
| 3．1．2 利用电路的频率特性进行测量 | 第24-25页 |
| 3．1．3 多周期同步法测量 | 第25-28页 |
| 3．2 等精度自适应测频方法 | 第28页 |
| 3．3 本章小结 | 第28-29页 |
| 第四章 等精度自适应测频系统的硬件设计 | 第29-39页 |
| 4．1 单片机的选型 | 第29-31页 |
| 4．1．1 单片机的选型原则 | 第29-30页 |
| 4．1．2 系统对资源的要求 | 第30-31页 |
| 4．2 可编程逻辑器件选型 | 第31-38页 |
| 4．2．1 CPLD与FPGA的逻辑结构、互连结构和编程工艺的比较 | 第31-34页 |
| 4．2．2 CPLD与FPGA使用性能的比较 | 第34-35页 |
| 4．2．3 CPLD器件的选用 | 第35-38页 |
| 4．3 系统的原理图 | 第38页 |
| 4．4 本章小结 | 第38-39页 |
| 第五章 等精度自适应测频系统的软件设计 | 第39-57页 |
| 5．1 软件设计的原则 | 第39页 |
| 5．2 VHDL程序设计 | 第39-54页 |
| 5．2．1 EDA工具的选用 | 第39-40页 |
| 5．2．2 软件的编制 | 第40-54页 |
| 5．3 单片机程序设计 | 第54-55页 |
| 5．4 系统说明 | 第55页 |
| 5．5 仿真测试 | 第55-56页 |
| 5．6 本章小结 | 第56-57页 |
| 第六章 课题的总结与展望 | 第57-60页 |
| 6．1 课题的总结 | 第57-58页 |
| 6．2 展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 致谢 | 第63-64页 |
| 发表论文 | 第64-65页 |
| 附录 VHDL部分程序 | 第65-71页 |
| 学位论文评阅及答辩情况表 | 第71页 |