| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-13页 |
| ·研究背景及意义 | 第8-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·解决的关键问题 | 第11-13页 |
| 第二章 互连线延迟 | 第13-27页 |
| ·互连线对电路性能的影响 | 第13-16页 |
| ·影响互连延迟的因素 | 第16-17页 |
| ·互连线的建模和寄生参数的提取 | 第17-24页 |
| ·互连线的建模 | 第17-21页 |
| ·寄生参数的提取 | 第21-23页 |
| ·互连线延迟和噪声的分析 | 第23-24页 |
| ·互连线延迟的优化 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 信号完整性问题 | 第27-34页 |
| ·信号完整性的含义与起因 | 第27-28页 |
| ·信号完整性的内容 | 第28-32页 |
| ·信号串扰(Crosstalk)问题 | 第29-30页 |
| ·可靠性和可制造性 | 第30-32页 |
| ·本章小结 | 第32-34页 |
| 第四章 基于物理综合(Physical Synthesis)的DSP芯片设计 | 第34-63页 |
| ·“CoStar”DSP的物理设计 | 第34-55页 |
| ·版图规划 | 第37-39页 |
| ·电源线与地线 | 第39-42页 |
| ·预布局布线 | 第42-45页 |
| ·时序和拥塞度驱动的布局 | 第45-48页 |
| ·建立时钟树 | 第48-52页 |
| ·布局优化 | 第52页 |
| ·布线分析 | 第52-55页 |
| ·“CoStar”DSP的信号完整性解决方案 | 第55-62页 |
| ·Crosstalk分析和修复 | 第55-61页 |
| ·天线效应(PAE) | 第61页 |
| ·功耗和IR-Drop分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 设计验证与检查 | 第63-71页 |
| ·寄生参数的提取 | 第63-64页 |
| ·电路静态时序分析和后仿真 | 第64-69页 |
| ·电路版图的DRC、LVS验证 | 第69-71页 |
| 第六章 总结和展望 | 第71-74页 |
| ·本文总结 | 第71-72页 |
| ·论文成果及创新之处 | 第72页 |
| ·后续的工作及建议 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 附录A 攻读硕士学位期间论文发表情况 | 第79页 |