| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·数字通信系统 | 第10-11页 |
| ·课题研究的背景和意义 | 第11-12页 |
| ·课题研究的内容和目标 | 第12页 |
| ·信道编码技术的发展史 | 第12-14页 |
| ·本文所做的工作和内容安排 | 第14-15页 |
| 第2章 信道编码技术理论基础 | 第15-24页 |
| ·信道编码的基本思想和分类 | 第15-18页 |
| ·信道编码的基本思想 | 第15-16页 |
| ·信道编码的分类 | 第16-18页 |
| ·线性分组码 | 第18-21页 |
| ·分组码 | 第18页 |
| ·汉明距离 | 第18-19页 |
| ·分组码的生成矩阵和校验矩阵 | 第19-20页 |
| ·分组码的译码 | 第20-21页 |
| ·最大后验概率译码和最大似然译码 | 第21-22页 |
| ·信道编码定理 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 Turbo码与级联分组码 | 第24-41页 |
| ·Turbo卷积码 | 第24-30页 |
| ·编码方式 | 第24-25页 |
| ·译码结构 | 第25-26页 |
| ·分量码的译码算法 | 第26-30页 |
| ·Turbo分组码 | 第30-34页 |
| ·Turbo分组码的编码结构 | 第30-32页 |
| ·Turbo分组码的译码 | 第32-34页 |
| ·重复累加码 | 第34-40页 |
| ·RA码的编码原理 | 第35-36页 |
| ·RA码的译码 | 第36-37页 |
| ·RA码的性能分析 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 多重级联奇偶校验码编译方法研究 | 第41-53页 |
| ·基本概念 | 第41-42页 |
| ·MSPC编码 | 第42-46页 |
| ·MSPC译码 | 第46-52页 |
| ·MSPC码的MAP算法 | 第46-48页 |
| ·MSPC码的Max-Log-MAP软输入软输出译码算法 | 第48-52页 |
| ·本章小结 | 第52-53页 |
| 第5章 MSPC码的FPGA实现 | 第53-83页 |
| ·MSPC码的设计平台简介 | 第53-57页 |
| ·硬件描述语言VHDL,Verliog HDL | 第53-54页 |
| ·FPGA/CPID简介 | 第54-55页 |
| ·基于FPGA的开发流程 | 第55-57页 |
| ·MSPC码的编码器的设计 | 第57-65页 |
| ·MSPC码的编码器总体方案 | 第58页 |
| ·交织器结构的确定 | 第58页 |
| ·编码器的FPGA实现 | 第58-65页 |
| ·MSPC码的译码器的设计 | 第65-81页 |
| ·译码器总体方案 | 第66-67页 |
| ·译码器FPGA设计 | 第67-78页 |
| ·译码器性能仿真分析 | 第78-81页 |
| ·尚待解决的问题 | 第81-82页 |
| ·本章小结 | 第82-83页 |
| 第6章 总结与展望 | 第83-86页 |
| 参考文献 | 第86-91页 |
| 攻读学位期间公开发表论文 | 第91-92页 |
| 致谢 | 第92-93页 |
| 研究生履历 | 第93页 |