基于TMS320C6713的DSP系统软件设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-9页 |
| ·研究背景 | 第7页 |
| ·国内外研究现状 | 第7-8页 |
| ·论文主要工作 | 第8-9页 |
| 第2章 系统框架及最小系统实现 | 第9-29页 |
| ·需求分析暨整体框架 | 第9-10页 |
| ·核心部件分析 | 第10-18页 |
| ·TMS320C6713概述 | 第10-12页 |
| ·DSP开发简述 | 第12-14页 |
| ·核心处理器外围电路逻辑设计 | 第14-17页 |
| ·DSP最小系统的逻辑功能概述 | 第17-18页 |
| ·DSP的初始化 | 第18-23页 |
| ·CMD文件设置 | 第18-19页 |
| ·EMIF初始化设置 | 第19-21页 |
| ·PLL倍频设置 | 第21-23页 |
| ·FLASH存储器 | 第23-26页 |
| ·FLASH存储器硬件逻辑设计 | 第23-24页 |
| ·FLASH操作实现及测试 | 第24-26页 |
| ·SDRAM存储器 | 第26-27页 |
| ·SDRAM硬件逻辑设计 | 第26-27页 |
| ·SERAM软件实现及测试 | 第27页 |
| ·本章小结 | 第27-29页 |
| 第3章 多路高速串口模块设计 | 第29-43页 |
| ·多路高速串口总体框架构成 | 第29-30页 |
| ·多路高速串口各模块设计 | 第30-34页 |
| ·SC28L202芯片及其连接 | 第30-33页 |
| ·多路高速串口模块CPLD电路设计 | 第33-34页 |
| ·多路高速串口模块软件设计 | 第34-40页 |
| ·软件总体流程设计 | 第34页 |
| ·CPLD软件设计 | 第34-36页 |
| ·多路高速串口控制软件设计 | 第36-40页 |
| ·多路高速串口模块测试 | 第40-41页 |
| ·多路高速串口CPLD功能测试 | 第40页 |
| ·多路高速串口发送接收测试 | 第40-41页 |
| ·本章小结 | 第41-43页 |
| 第4章 1553B总线模块框架构成 | 第43-57页 |
| ·1553B总线概述 | 第43-48页 |
| ·1553B总线简介 | 第43页 |
| ·1553B总线RT模式工作机制 | 第43-48页 |
| ·1553B总体框架及软件设计 | 第48-50页 |
| ·1553B总线总体框架构成 | 第48-50页 |
| ·1553B总线软件设计与实现 | 第50-54页 |
| ·CPLD逻辑控制 | 第50-51页 |
| ·1553B总线RT模式软件配置 | 第51-53页 |
| ·EP-H31580 RT模式的数据接收函数 | 第53-54页 |
| ·1553B总线RT模式测试 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第5章 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 在校期间研究成果 | 第63页 |
