| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题背景及意义 | 第10-11页 |
| ·数字阵列雷达概述及特点 | 第11-13页 |
| ·雷达信号发生器的国内外发展现状及趋势 | 第13-14页 |
| ·本论文的主要工作 | 第14页 |
| ·论文结构安排 | 第14-16页 |
| 第二章 雷达信号基本理论 | 第16-28页 |
| ·雷达发展概况 | 第16-17页 |
| ·信号检测与匹配滤波 | 第17-19页 |
| ·模糊函数与雷达分辨力 | 第19-22页 |
| ·模糊函数的定义 | 第19-21页 |
| ·模糊函数与雷达分辨力的关系 | 第21页 |
| ·线性调频信号的模糊函数 | 第21-22页 |
| ·脉冲压缩技术 | 第22-24页 |
| ·线性调频信号（LFM）分析与设计 | 第24-27页 |
| ·线性调频信号的时域分析 | 第24-26页 |
| ·线性调频信号的频谱分析 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 SOPC 技术及NIOS II 处理器概述 | 第28-36页 |
| ·SOPC 技术概述 | 第28-29页 |
| ·NIOS II 简介 | 第29-31页 |
| ·AVALON 总线技术简介 | 第31-33页 |
| ·NIOS II 开发环境简介 | 第33-35页 |
| ·硬件开发环境 | 第33-34页 |
| ·软件开发环境 | 第34-35页 |
| ·本章小节 | 第35-36页 |
| 第四章 高速信号发生器方案设计与理论仿真 | 第36-54页 |
| ·高速信号发生器方案设计要求及关键点 | 第36-39页 |
| ·系统设计要求 | 第36-37页 |
| ·系统设计关键点 | 第37-38页 |
| ·方案的总体设计 | 第38-39页 |
| ·高速数字信号发生器的设计 | 第39-51页 |
| ·DDS 的原理 | 第39-41页 |
| ·多路NCO 的设计与仿真 | 第41-44页 |
| ·NCO 的控制 | 第44-49页 |
| ·数字波形的可变延时 | 第49-51页 |
| ·系统总体实现方案结构框图 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 高速信号发生器的系统实现 | 第54-69页 |
| ·系统实现框图及相应设计思想 | 第54-55页 |
| ·系统主要器件的选择 | 第55-58页 |
| ·FPGA 芯片 | 第55-57页 |
| ·DAC 芯片 | 第57-58页 |
| ·FPGA 内部的设计与实现 | 第58-68页 |
| ·SOPC 的构架及主要功能 | 第58-60页 |
| ·NCO 控制模块 | 第60-65页 |
| ·FIFO 模块 | 第65-67页 |
| ·FPGA 内部设计流程图 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 系统测试结果及分析 | 第69-73页 |
| ·系统测试指标 | 第69页 |
| ·系统测试框图 | 第69-70页 |
| ·系统测试结果 | 第70-73页 |
| ·延时测试结果 | 第70页 |
| ·时域测试结果 | 第70-71页 |
| ·频域测试结果 | 第71-73页 |
| 结束语 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 在校期间取得的研究成果 | 第77-78页 |
| 个人简介 | 第78-79页 |