表目录 | 第1-8页 |
图目录 | 第8-10页 |
摘要 | 第10-12页 |
ABSTRACT | 第12-14页 |
第一章 引言 | 第14-26页 |
·课题研究背景 | 第14-17页 |
·集成电路设计技术的重要性 | 第14-17页 |
·FPGA 设计技术面临的挑战 | 第17页 |
·FPGA 设计技术研究现状 | 第17-23页 |
·FPGA 结构 | 第17-19页 |
·FPGA 设计技术 | 第19-23页 |
·存在问题及解决思路 | 第23页 |
·本文主要工作 | 第23-26页 |
第二章 FPGA 硬件构件设计需求分析 | 第26-34页 |
·引言 | 第26页 |
·基于元构件的FPGA 硬件构件设计流程 | 第26-30页 |
·基于元构件的可重构路由器硬件构件生成装置 | 第26-28页 |
·可重构路由器转发处理组件中硬件元构件分析 | 第28-29页 |
·基于逻辑单元块级元构件FPGA 硬件构件设计流程 | 第29-30页 |
·逻辑单元块级元构件应用需求分析 | 第30页 |
·FPGA 硬件构件流水线设计需求 | 第30-33页 |
·流水线技术 | 第30-32页 |
·硬件构件流水线应用需求分析 | 第32-33页 |
·本章小结 | 第33-34页 |
第三章 一种基于时间裕量参数的时序电路再综合算法 | 第34-48页 |
·引言 | 第34-35页 |
·研究基础 | 第35-36页 |
·时序电路再综合相关研究 | 第36-38页 |
·时序电路映射特点 | 第36-37页 |
·现有时序电路再综合映射方案存在的问题 | 第37-38页 |
·基于时间裕量参数的时序电路再综合算法 | 第38-44页 |
·局部时间裕量和全局时间裕量 | 第38-39页 |
·基于寄存器局部重定时的再综合映射 | 第39-42页 |
·寄存器全局重定时 | 第42-43页 |
·算法描述 | 第43-44页 |
·实验结果分析 | 第44-47页 |
·本章小结 | 第47-48页 |
第四章 基于网线吸收和端口占用分析的FPGA 装箱算法 | 第48-64页 |
·引言 | 第48-50页 |
·FPGA 装箱算法相关研究 | 第50-52页 |
·VPack和T-VPack | 第50页 |
·布通率驱动的FPGA 装箱算法 | 第50-51页 |
·现有FPGA 装箱算法存在问题 | 第51-52页 |
·网线吸收和端口占用分析驱动的FPGA 装箱算法 | 第52-59页 |
·问题描述 | 第52页 |
·网线吸收和端口占用分析驱动的吸引函数 | 第52-56页 |
·时延驱动的吸引函数 | 第56-58页 |
·总吸引函数 | 第58页 |
·算法描述 | 第58-59页 |
·实验结果分析 | 第59-63页 |
·本章小结 | 第63-64页 |
第五章 以统一CPD 为基准的FPGA 模拟退火布局算法 | 第64-78页 |
·引言 | 第64-66页 |
·模拟退火布局算法相关研究 | 第66-69页 |
·VPR 模拟退火布局算法成本代价函数 | 第66-68页 |
·传统时延代价改进方案和存在问题 | 第68-69页 |
·以统一CPD 为基准的模拟退火算法 | 第69-73页 |
·以统一CPD 为基准的时延代价函数 | 第69-70页 |
·归一化时延代价差比较 | 第70-71页 |
·以统一CPD 为基准带惩罚系数的时延代价函数 | 第71-72页 |
·统一CPD 基准设置 | 第72-73页 |
·实验结果分析 | 第73-77页 |
·本章小结 | 第77-78页 |
第六章 基于元构件的二次布局 | 第78-89页 |
·引言 | 第78-79页 |
·元构件初始布局 | 第79-87页 |
·问题描述 | 第79页 |
·线长优化 | 第79-80页 |
·布通率优化驱动的布局区域形状分析 | 第80-82页 |
·元构件布局区域分配技术详述 | 第82-87页 |
·理论分割 | 第82-84页 |
·物理分割 | 第84-87页 |
·逻辑单元块模拟退火再次布局 | 第87-88页 |
·本章小结 | 第88-89页 |
第七章 基于元构件的FPGA 硬件构件测试 | 第89-95页 |
·逻辑单元块级元构件测试 | 第89-90页 |
·基于逻辑单元块级元构件的硬件构件测试 | 第90-94页 |
·本章小结 | 第94-95页 |
结束语 | 第95-98页 |
参考文献 | 第98-106页 |
作者简历 攻读博士学位期间完成的主要工作 | 第106-108页 |
致谢 | 第108页 |