10G EPON中基于FPGA的T-AES加密研究方案
| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 主要符号与缩略词说明 | 第7-8页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 无源光网络发展趋势 | 第9-10页 |
| 1.3 10G EPON安全现状 | 第10-11页 |
| 1.4 论文结构安排及内容介绍 | 第11-12页 |
| 1.5 课题来源 | 第12-13页 |
| 第二章 10G EPON系统概述 | 第13-23页 |
| 2.1 10G EPON系统的结构与原理 | 第13-16页 |
| 2.1.1 10G EPON系统的基本结构 | 第13-15页 |
| 2.1.2 10G EPON系统的传输原理 | 第15-16页 |
| 2.2 10G EPON的多点控制协议 | 第16-18页 |
| 2.3 10G EPON的测距过程 | 第18-21页 |
| 2.3.1 10G EPON的系统同步 | 第18-19页 |
| 2.3.2 10G EPON的测距原理 | 第19-21页 |
| 2.4 10G EPON的安全性问题 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 基于时间标签的T-AES加密算法 | 第23-34页 |
| 3.1 AES基础算法描述 | 第23-30页 |
| 3.1.1 AES数学基础 | 第23-24页 |
| 3.1.2 AES算法原理 | 第24-30页 |
| 3.2 基于时间标签的T-AES方案 | 第30-33页 |
| 3.2.1 AES-128密钥扩展 | 第30-31页 |
| 3.2.2 加入时间标签的T-AES密钥扩展 | 第31-33页 |
| 3.2.3 加密方案分析 | 第33页 |
| 3.3 本章小结 | 第33-34页 |
| 第四章 T-AES算法的FPGA设计实现 | 第34-48页 |
| 4.1 T-AES的总体结构 | 第34-35页 |
| 4.2 T-AES的模块实现 | 第35-43页 |
| 4.2.1 控制模块 | 第36-38页 |
| 4.2.2 密钥扩展模块设计 | 第38-40页 |
| 4.2.3 加/解密模块设计 | 第40-42页 |
| 4.2.4 存储模块设计 | 第42-43页 |
| 4.3 功能模块设计 | 第43-46页 |
| 4.3.1 字节替换/逆字节替换模块 | 第44页 |
| 4.3.2 行变换/逆行变换模块 | 第44-45页 |
| 4.3.3 列混合变换/逆列混合模块 | 第45-46页 |
| 4.4 T-AES在10GEPON中的设计 | 第46-47页 |
| 4.5 本章小结 | 第47-48页 |
| 第五章 仿真与性能分析 | 第48-52页 |
| 5.1 FPGA器件选择 | 第48-49页 |
| 5.2 仿真测试与分析 | 第49-51页 |
| 5.2.1 加密仿真 | 第49页 |
| 5.2.2 解密仿真 | 第49-50页 |
| 5.2.3 加密结果随时间标签变化仿真 | 第50-51页 |
| 5.2.4 性能参数分析 | 第51页 |
| 5.3 本章小结 | 第51-52页 |
| 第六章 总结与展望 | 第52-54页 |
| 6.1 本文总结 | 第52页 |
| 6.2 工作展望 | 第52-54页 |
| 参考文献 | 第54-57页 |
| 附录A T-AES算法的S盒 | 第57-58页 |
| 附录B T-AES算法的逆S盒 | 第58-59页 |
| 个人简历在读期间发表的学术论文 | 第59-60页 |
| 致谢 | 第60页 |
