超宽带低相噪频综研究
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 频综技术发展概况 | 第10-11页 |
| 1.2 频综国内外发展水平 | 第11-12页 |
| 1.3 课题研究意义 | 第12-13页 |
| 1.4 课题主要工作 | 第13-14页 |
| 第二章 频率合成器理论 | 第14-36页 |
| 2.1 频率合成器指标 | 第14-15页 |
| 2.2 倍频器理论 | 第15-19页 |
| 2.2.0 倍频器分类 | 第15页 |
| 2.2.1 倍频器技术指标 | 第15页 |
| 2.2.2 晶体管倍频器 | 第15-19页 |
| 2.3 直接数字频率合成器理论 | 第19-26页 |
| 2.3.1 DDS原理 | 第19-21页 |
| 2.3.2 DDS性能特点 | 第21-22页 |
| 2.3.3 DDS频谱分析 | 第22-25页 |
| 2.3.4 相位噪声分析 | 第25-26页 |
| 2.4 间接频率合成器理论 | 第26-35页 |
| 2.4.1 PLL的原理 | 第26页 |
| 2.4.2 鉴相器 | 第26-27页 |
| 2.4.3 环路滤波器 | 第27-31页 |
| 2.4.4 压控振荡器 | 第31-32页 |
| 2.4.5 PLL相位噪声分析 | 第32-35页 |
| 2.5 本章小结 | 第35-36页 |
| 第三章 频综方案及电路设计 | 第36-69页 |
| 3.1 工程常用DDS+PLL频综实现方法 | 第36-39页 |
| 3.1.1 DDS激励PLL方式 | 第36-37页 |
| 3.1.2 DDS内插PLL方式 | 第37-38页 |
| 3.1.3 PLL与DDS输出混频方案 | 第38-39页 |
| 3.2 超宽带低相噪频综方案及电路设计 | 第39-68页 |
| 3.2.1 系统设计及分析 | 第39-40页 |
| 3.2.3 时钟倍频器的设计 | 第40-47页 |
| 3.2.4 DDS的设计 | 第47-53页 |
| 3.2.5 PLL的设计 | 第53-61页 |
| 3.2.6 频综电源的设计 | 第61-62页 |
| 3.2.7 频综控制电路设计 | 第62-67页 |
| 3.2.8 频综腔体设计 | 第67-68页 |
| 3.3 本章小结 | 第68-69页 |
| 第四章 超宽带低相噪频综调试、测试及数据分析 | 第69-78页 |
| 4.1 测试仪器及注意事项 | 第69-70页 |
| 4.2 时钟倍频器的调试与测试 | 第70-72页 |
| 4.2.1 基于晶体管倍频器的调试与测试 | 第70页 |
| 4.2.2 倍频器滤波器的调试与测试 | 第70-72页 |
| 4.3 DDS电路的调试与测试 | 第72-74页 |
| 4.3.1 DDS电路的调试与测试 | 第72-73页 |
| 4.3.2 DDS电路输出滤波器的调试与测试 | 第73-74页 |
| 4.4 PLL电路的调试与频综系统测试 | 第74-77页 |
| 4.6 本章小结 | 第77-78页 |
| 第五章 结论 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 攻读硕士学位期间的研究成果 | 第83-84页 |
