| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景 | 第15-16页 |
| 1.2 国内外研究现状和意义 | 第16-17页 |
| 1.3 本文工作以及组织结构 | 第17-19页 |
| 第二章 SAR ADC原理概述 | 第19-25页 |
| 2.1 模数转换器(ADC)基本原理概述 | 第19页 |
| 2.2 逐次逼近型ADC(SAR ADC)的工作原理 | 第19-21页 |
| 2.3 ADC的主要性能参数 | 第21-25页 |
| 2.3.1 静态特性 | 第21-23页 |
| 2.3.2 动态特性 | 第23-25页 |
| 第三章 异步SAR ADC非理想因素分析以及系统建模 | 第25-35页 |
| 3.1 异步SAR ADC的整体架构 | 第25-26页 |
| 3.2 异步SAR ADC的系统建模 | 第26-28页 |
| 3.3 异步SAR ADC的非理想因素分析 | 第28-32页 |
| 3.3.1 时钟抖动 | 第29页 |
| 3.3.2 开关的非线性 | 第29-30页 |
| 3.3.3 比较器的失调 | 第30页 |
| 3.3.4 电容阵列的失配 | 第30-31页 |
| 3.3.5 噪声因素 | 第31-32页 |
| 3.4 异步SAR ADC的非理想因素仿真结果分析 | 第32-35页 |
| 3.4.1 时钟抖动仿真 | 第32-33页 |
| 3.4.2 比较器失调仿真 | 第33-34页 |
| 3.4.3 电容失配仿真 | 第34-35页 |
| 第四章 电路设计与仿真 | 第35-63页 |
| 4.1 异步时序电路 | 第35-43页 |
| 4.1.1 异步时序的提出 | 第35页 |
| 4.1.2 异步时序和同步时序的异同 | 第35-36页 |
| 4.1.3 传统同步时序的缺点 | 第36-37页 |
| 4.1.4 异步时序工作原理分析 | 第37-40页 |
| 4.1.5 异步时序转换状态的具体电路实现 | 第40-42页 |
| 4.1.6 异步时序电路整体实现 | 第42-43页 |
| 4.2 DAC电路设计 | 第43-50页 |
| 4.2.1 传统DAC的结构 | 第43-48页 |
| 4.2.2 异步SAR ADC中DAC结构的选取 | 第48-50页 |
| 4.3 比较器电路设计 | 第50-55页 |
| 4.3.1 比较器的工作原理 | 第50-51页 |
| 4.3.2 比较器各项性能参数 | 第51-53页 |
| 4.3.3 比较器结构的选取 | 第53页 |
| 4.3.4 比较器具体电路设计 | 第53-55页 |
| 4.4 异步SAR ADC电路的仿真分析与验证 | 第55-62页 |
| 4.4.1 DAC的电路仿真与验证 | 第55-57页 |
| 4.4.2 比较器的仿真与验证 | 第57-60页 |
| 4.4.3 整体电路的仿真与验证 | 第60-62页 |
| 4.5 异步SAR ADC的优势和瓶颈 | 第62-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 5.1 总结 | 第63页 |
| 5.2 展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第68页 |
