可重构计算平台中远程比特流安全更新研究
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-11页 |
| 图目录 | 第11-12页 |
| 表目录 | 第12-13页 |
| 1 绪论 | 第13-17页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 选题依据和必要性 | 第14-15页 |
| 1.3 国内外研究现状 | 第15页 |
| 1.4 本文的主要贡献 | 第15-16页 |
| 1.5 论文结构 | 第16-17页 |
| 2 相关技术及安全问题 | 第17-28页 |
| 2.1 可重构计算 | 第17页 |
| 2.2 现场可编程门阵列 FPGA | 第17-20页 |
| 2.3 FPGA 比特流更新配置方案 | 第20-21页 |
| 2.3.1 本地 FPGA 更新配置方案 | 第20-21页 |
| 2.3.2 远程 FPGA 更新配置方案 | 第21页 |
| 2.4 FPGA 存在的安全问题 | 第21-25页 |
| 2.4.1 克隆 | 第23页 |
| 2.4.2 逆向工程 | 第23-24页 |
| 2.4.3 篡改 | 第24页 |
| 2.4.4 重放攻击 | 第24-25页 |
| 2.4.5 过度构建 | 第25页 |
| 2.5 可重构计算系统存在的安全问题 | 第25-26页 |
| 2.5.1 设计工具的破坏 | 第25页 |
| 2.5.2 合成问题 | 第25-26页 |
| 2.5.3 比特流保护 | 第26页 |
| 2.5.4 通信安全 | 第26页 |
| 2.6 比特流的机密性和完整性 | 第26-27页 |
| 2.7 本章小结 | 第27-28页 |
| 3 基于 FPGA 的可重构计算平台 FRCP | 第28-34页 |
| 3.1 FRCP 系统理论架构 | 第28页 |
| 3.2 FRCP 系统设计 | 第28-32页 |
| 3.2.1 板级控制单元 | 第29-31页 |
| 3.2.2 可重构组件 | 第31-32页 |
| 3.2.3 比特流加载 | 第32页 |
| 3.3 FRCP 系统的主要安全威胁 | 第32-33页 |
| 3.4 本章小结 | 第33-34页 |
| 4 FRCP 的远程比特流更新安全方案 | 第34-50页 |
| 4.1 背景知识 | 第34-39页 |
| 4.1.1 比特流加密 | 第34-35页 |
| 4.1.2 AES 算法 | 第35-36页 |
| 4.1.3 比特流认证 | 第36-37页 |
| 4.1.4 SHA-512 算法 | 第37-39页 |
| 4.2 相关研究 | 第39-41页 |
| 4.2.1 FPGA 供应商方案 | 第39-40页 |
| 4.2.2 Kean 的方案 | 第40-41页 |
| 4.3 远程比特流更新安全方案 | 第41-47页 |
| 4.3.1 方案设计概述 | 第41-42页 |
| 4.3.2 远程更新过程 | 第42-46页 |
| 4.3.3 安全分析 | 第46-47页 |
| 4.4 实验分析 | 第47-49页 |
| 4.4.1 硬件平台模块 | 第47页 |
| 4.4.2 实验工具 | 第47-48页 |
| 4.4.3 试验结果 | 第48-49页 |
| 4.5 本章小结 | 第49-50页 |
| 5 远程比特流一对多更新协议 | 第50-59页 |
| 5.1 相关研究 | 第50-53页 |
| 5.1.1 Devic 协议研究 | 第50-52页 |
| 5.1.2 Champagne 协议研究 | 第52-53页 |
| 5.2 基本假定和符号说明 | 第53页 |
| 5.3 双密钥链结构 | 第53-54页 |
| 5.4 多方远程比特流更新协议 | 第54-56页 |
| 5.4.1 首轮比特流更新 | 第54-56页 |
| 5.4.2 第 K 轮比特流更新 | 第56页 |
| 5.5 安全分析和性能比较 | 第56-58页 |
| 5.5.1 安全分析 | 第56-57页 |
| 5.5.2 性能比较 | 第57-58页 |
| 5.6 本章小结 | 第58-59页 |
| 6 总结与展望 | 第59-61页 |
| 6.1 全文总结 | 第59-60页 |
| 6.2 展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 个人简历、在校期间发表的学术论文及研究成果 | 第64页 |
